CY74FCT373T
- Function and Pinout Compatible With FCT and F Logic
- Reduced VOH (Typically = 3.3 V) Versions of Equivalent FCT Functions
- Edge-Rate Control Circuitry for Significantly Improved Noise Characteristics
- Ioff Supports Partial-Power-Down Mode Operation
- ESD Protection Exceeds JESD 22
- 2000-V Human-Body Model (A114-A)
- 200-V Machine Model (A115-A)
- 1000-V Charged-Device Model (C101)
- Matched Rise and Fall Times
- Fully Compatible With TTL Input and Output Logic Levels
- 3-State Outputs
- CY54FCT373T
- 32-mA Output Sink Current
- 12-mA Output Source Current
- CY74FCT373T
- 64-mA Output Sink Current
- 32-mA Output Source Current
The \x92FCT373T devices consist of eight latches with 3-state outputs for bus-organized applications. When the latch-enable (LE) input is high, the flip-flops appear transparent to the data. Data that meets the required setup times are latched when LE transitions from high to low. Data appears on the bus when the output-enable (OE\) input is low. When OE\ is high, the bus output is in the high-impedance state. In this mode, data can be entered into the latches.
These devices are fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.
您可能感興趣的相似產(chǎn)品
功能優(yōu)于所比較器件的普遍直接替代產(chǎn)品
技術文檔
| 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數(shù)據(jù)表 | 8-Bit Latches 數(shù)據(jù)表 (Rev. B) | 2001年 8月 20日 | |||
| 應用手冊 | Power-Up Behavior of Clocked Devices (Rev. B) | PDF | HTML | 2022年 12月 15日 | |||
| 選擇指南 | Logic Guide (Rev. AB) | 2017年 6月 12日 | ||||
| 應用手冊 | Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) | 2015年 12月 2日 | ||||
| 選擇指南 | 邏輯器件指南 2014 (Rev. AA) | 最新英語版本 (Rev.AC) | PDF | HTML | 2014年 11月 17日 | ||
| 選擇指南 | 《高級總線接口邏輯器件選擇指南》 | 英語版 | 2010年 7月 7日 | |||
| 用戶指南 | LOGIC Pocket Data Book (Rev. B) | 2007年 1月 16日 | ||||
| 應用手冊 | 選擇正確的電平轉換解決方案 (Rev. A) | 英語版 (Rev.A) | 2006年 3月 23日 | |||
| 應用手冊 | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 | ||||
| 用戶指南 | CYFCT Parameter Measurement Information | 2001年 4月 2日 | ||||
| 選擇指南 | Logic Guide (Rev. AC) | PDF | HTML | 1994年 6月 1日 |
設計和開發(fā)
如需其他信息或資源,請點擊以下任一標題進入詳情頁面查看(如有)。
14-24-LOGIC-EVM — 采用 14 引腳至 24 引腳 D、DB、DGV、DW、DYY、NS 和 PW 封裝的邏輯產(chǎn)品通用評估模塊
14-24-LOGIC-EVM 評估模塊 (EVM) 設計用于支持采用 14 引腳至 24 引腳 D、DW、DB、NS、PW、DYY 或 DGV 封裝的任何邏輯器件。
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| SOIC (DW) | 20 | Ultra Librarian |
| SSOP (DBQ) | 20 | Ultra Librarian |
訂購和質量
- RoHS
- REACH
- 器件標識
- 引腳鍍層/焊球材料
- MSL 等級/回流焊峰值溫度
- MTBF/時基故障估算
- 材料成分
- 鑒定摘要
- 持續(xù)可靠性監(jiān)測
- 制造廠地點
- 封裝廠地點