CD74HCT125

正在供貨

具有 TTL 兼容型 CMOS 輸入和三態(tài)輸出的 4 通道、4.5V 至 5.5V 緩沖器

產(chǎn)品詳情

Technology family HCT Supply voltage (min) (V) 4.5 Supply voltage (max) (V) 5.5 Number of channels 4 IOL (max) (mA) 6 Supply current (max) (μA) 160 IOH (max) (mA) -6 Input type TTL-Compatible CMOS Output type 3-State Features Balanced outputs, High speed (tpd 10-50ns), Input clamp diode Rating Catalog Operating temperature range (°C) -55 to 125
Technology family HCT Supply voltage (min) (V) 4.5 Supply voltage (max) (V) 5.5 Number of channels 4 IOL (max) (mA) 6 Supply current (max) (μA) 160 IOH (max) (mA) -6 Input type TTL-Compatible CMOS Output type 3-State Features Balanced outputs, High speed (tpd 10-50ns), Input clamp diode Rating Catalog Operating temperature range (°C) -55 to 125
PDIP (N) 14 181.42 mm2 19.3 x 9.4 SOIC (D) 14 51.9 mm2 8.65 x 6
  • 兼容 LSTTL 輸入邏輯
    • VIL(max) = 0.8V，VIH(min) = 2V
  • 兼容 CMOS 輸入邏輯
    • 在電壓為 VOL、VOH 時(shí)，II ≤ 1μA
  • 緩沖輸入
  • 工作電壓為 4.5V 至 5.5V
  • 寬工作溫度范圍：-55°C 至 +125°C
  • 支持多達(dá) 10 個(gè) LSTTL 負(fù)載的扇出
  • 與 LSTTL 邏輯 IC 相比，可顯著降低功耗
  • 兼容 LSTTL 輸入邏輯
    • VIL(max) = 0.8V，VIH(min) = 2V
  • 兼容 CMOS 輸入邏輯
    • 在電壓為 VOL、VOH 時(shí)，II ≤ 1μA
  • 緩沖輸入
  • 工作電壓為 4.5V 至 5.5V
  • 寬工作溫度范圍：-55°C 至 +125°C
  • 支持多達(dá) 10 個(gè) LSTTL 負(fù)載的扇出
  • 與 LSTTL 邏輯 IC 相比，可顯著降低功耗

此器件包含四個(gè)具有三態(tài)輸出的獨(dú)立緩沖器。每個(gè)邏輯門以正邏輯執(zhí)行布爾函數(shù) Y = A。

此器件包含四個(gè)具有三態(tài)輸出的獨(dú)立緩沖器。每個(gè)邏輯門以正邏輯執(zhí)行布爾函數(shù) Y = A。
下載 觀看帶字幕的視頻 視頻

技術(shù)文檔

star =有關(guān)此產(chǎn)品的 TI 精選熱門文檔
未找到結(jié)果。請(qǐng)清除搜索并重試。
查看全部 14
類型 標(biāo)題 下載最新的英語版本 日期
* 數(shù)據(jù)表 具有三態(tài)輸出的 CDx4HCT125 四路緩沖器 數(shù)據(jù)表 (Rev. A) PDF | HTML 英語版 (Rev.A) PDF | HTML 2024年 9月 3日
應(yīng)用手冊(cè) 慢速或浮點(diǎn) CMOS 輸入的影響 (Rev. E) PDF | HTML 英語版 (Rev.E) 2025年 3月 26日
選擇指南 Logic Guide (Rev. AB) 2017年 6月 12日
應(yīng)用手冊(cè) Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
選擇指南 邏輯器件指南 2014 (Rev. AA) 最新英語版本 (Rev.AC) PDF | HTML 2014年 11月 17日
用戶指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
應(yīng)用手冊(cè) Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用戶指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
應(yīng)用手冊(cè) TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
應(yīng)用手冊(cè) CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
應(yīng)用手冊(cè) 使用邏輯器件進(jìn)行設(shè)計(jì) (Rev. C) 1997年 6月 1日
應(yīng)用手冊(cè) SN54/74HCT CMOS Logic Family Applications and Restrictions 1996年 5月 1日
應(yīng)用手冊(cè) Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc 1996年 4月 1日
選擇指南 Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

設(shè)計(jì)和開發(fā)

如需其他信息或資源，請(qǐng)點(diǎn)擊以下任一標(biāo)題進(jìn)入詳情頁面查看（如有）。

評(píng)估板

14-24-LOGIC-EVM — 采用 14 引腳至 24 引腳 D、DB、DGV、DW、DYY、NS 和 PW 封裝的邏輯產(chǎn)品通用評(píng)估模塊

14-24-LOGIC-EVM 評(píng)估模塊 (EVM) 設(shè)計(jì)用于支持采用 14 引腳至 24 引腳 D、DW、DB、NS、PW、DYY 或 DGV 封裝的任何邏輯器件。

用戶指南: PDF | HTML
英語版 (Rev.B): PDF | HTML
TI.com 上無現(xiàn)貨
仿真模型

CD74HCT125 Behavioral SPICE Model

SCHM099.ZIP (7 KB) - PSpice Model
下載
封裝 引腳 CAD 符號(hào)、封裝和 3D 模型
PDIP (N) 14 Ultra Librarian
SOIC (D) 14 Ultra Librarian

訂購和質(zhì)量

包含信息：
  • RoHS
  • REACH
  • 器件標(biāo)識(shí)
  • 引腳鍍層/焊球材料
  • MSL 等級(jí)/回流焊峰值溫度
  • MTBF/時(shí)基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測
包含信息：
  • 制造廠地點(diǎn)
  • 封裝廠地點(diǎn)

支持和培訓(xùn)

可獲得 TI 工程師技術(shù)支持的 TI E2E? 論壇

所有內(nèi)容均由 TI 和社區(qū)貢獻(xiàn)者按“原樣”提供，并不構(gòu)成 TI 規(guī)范。請(qǐng)參閱使用條款。

如果您對(duì)質(zhì)量、包裝或訂購 TI 產(chǎn)品有疑問，請(qǐng)參閱 TI 支持。??????????????

視頻