數(shù)據(jù)表
ADC3444
- 四通道
- 14 位分辨率
- 單電源:1.8V
- 串行低壓差分信號 (LVDS) 接口
- 支持 1 分頻、2 分頻和 4 分頻的靈活輸入時鐘緩沖器
- fIN = 70MHz 時,信噪比 (SNR) = 72.4dBFS,無雜散動態(tài)范圍 (SFDR) = 87dBc
- 超低功耗:
- 125MSPS 時為每通道 98mW
- 通道隔離:105dB
- 內(nèi)部抖動和斬波
- 支持多芯片同步
- 與 12 位版本器件之間具有引腳到引腳兼容性
- 封裝:超薄四方扁平無引線 (VQFN)-56 (8mm x 8mm)
ADC344x 器件屬于高線性度、超低功耗、四通道、14 位、25MSPS 至 125MSPS 模數(shù)轉(zhuǎn)換器 (ADC) 系列。此類器件專門設(shè)計用于支持具有寬動態(tài)范圍需求且要求苛刻的高輸入頻率信號。輸入時鐘分頻器可給予系統(tǒng)時鐘架構(gòu)設(shè)計更高的靈活性,同時 SYSREF 輸入可實現(xiàn)整個系統(tǒng)同步。
ADC344x 系列支持串行低壓差分信令 (LVDS),從而減少接口線路的數(shù)量,實現(xiàn)高系統(tǒng)集成密度。串行 LVDS 接口為雙線制,通過兩個 LVDS 對串行輸出每個 ADC 數(shù)據(jù)。此外,也可提供單線制串行 LVDS 接口。內(nèi)部鎖相環(huán) (PLL) 會將傳入的 ADC 采樣時鐘加倍,以獲得串行輸出各通道的 14 位輸出數(shù)據(jù)時所使用的位時鐘。除了串行數(shù)據(jù)流之外,數(shù)據(jù)幀和位時鐘也作為 LVDS 輸出進行傳送。
技術(shù)文檔
未找到結(jié)果。請清除搜索并重試。
查看全部 6 | 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數(shù)據(jù)表 | ADC344x 四通道、14 位、25MSPS 至 125MSPS 模數(shù)轉(zhuǎn)換器 數(shù)據(jù)表 (Rev. B) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2017年 5月 16日 |
| EVM 用戶指南 | ADC3xxxEVM and ADC3xJxxEVM User's Guide (Rev. D) | 2018年 8月 24日 | ||||
| 白皮書 | Minimum Power Specifications for High-Performance ADC Power-Supply Designs | 2016年 3月 31日 | ||||
| 技術(shù)文章 | Designing a power supply solution for pipeline ADCs – Part 2 | PDF | HTML | 2015年 9月 4日 | |||
| 技術(shù)文章 | Designing a power supply solution for pipeline ADCs – Part 1 | PDF | HTML | 2015年 9月 3日 | |||
| 技術(shù)文章 | How to filter out noise in your DC/DC design | PDF | HTML | 2015年 8月 18日 |
設(shè)計和開發(fā)
如需其他信息或資源,請點擊以下任一標題進入詳情頁面查看(如有)。
評估模塊 (EVM) 用 GUI
模擬工具
PSPICE-FOR-TI — PSpice? for TI 設(shè)計和仿真工具
PSpice? for TI 可提供幫助評估模擬電路功能的設(shè)計和仿真環(huán)境。此功能齊全的設(shè)計和仿真套件使用 Cadence? 的模擬分析引擎。PSpice for TI 可免費使用,包括業(yè)內(nèi)超大的模型庫之一,涵蓋我們的模擬和電源產(chǎn)品系列以及精選的模擬行為模型。
借助?PSpice for TI 的設(shè)計和仿真環(huán)境及其內(nèi)置的模型庫,您可對復(fù)雜的混合信號設(shè)計進行仿真。創(chuàng)建完整的終端設(shè)備設(shè)計和原型解決方案,然后再進行布局和制造,可縮短產(chǎn)品上市時間并降低開發(fā)成本。?
在?PSpice for TI 設(shè)計和仿真工具中,您可以搜索 TI (...)
借助?PSpice for TI 的設(shè)計和仿真環(huán)境及其內(nèi)置的模型庫,您可對復(fù)雜的混合信號設(shè)計進行仿真。創(chuàng)建完整的終端設(shè)備設(shè)計和原型解決方案,然后再進行布局和制造,可縮短產(chǎn)品上市時間并降低開發(fā)成本。?
在?PSpice for TI 設(shè)計和仿真工具中,您可以搜索 TI (...)
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| VQFN (RTQ) | 56 | Ultra Librarian |
訂購和質(zhì)量
包含信息:
- RoHS
- REACH
- 器件標識
- 引腳鍍層/焊球材料
- MSL 等級/回流焊峰值溫度
- MTBF/時基故障估算
- 材料成分
- 鑒定摘要
- 持續(xù)可靠性監(jiān)測
包含信息:
- 制造廠地點
- 封裝廠地點
推薦產(chǎn)品可能包含與 TI 此產(chǎn)品相關(guān)的參數(shù)、評估模塊或參考設(shè)計。