產品詳情

Sample rate (max) (Msps) 25 Resolution (Bits) 14 Number of input channels 4 Interface type Serial LVDS Analog input BW (MHz) 540 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 177 Architecture Pipeline SNR (dB) 73.5 ENOB (Bits) 11.9 SFDR (dB) 92 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 25 Resolution (Bits) 14 Number of input channels 4 Interface type Serial LVDS Analog input BW (MHz) 540 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 177 Architecture Pipeline SNR (dB) 73.5 ENOB (Bits) 11.9 SFDR (dB) 92 Operating temperature range (°C) -40 to 85 Input buffer No
VQFN (RTQ) 56 64 mm2 8 x 8
  • 四通道
  • 14 位分辨率
  • 單電源：1.8V
  • 串行低壓差分信號 (LVDS) 接口
  • 支持 1 分頻、2 分頻和 4 分頻的靈活輸入時鐘緩沖器
  • fIN = 70MHz 時，信噪比 (SNR) = 72.4dBFS，無雜散動態(tài)范圍 (SFDR) = 87dBc
  • 超低功耗：
    • 125MSPS 時為每通道 98mW
  • 通道隔離：105dB
  • 內部抖動和斬波
  • 支持多芯片同步
  • 與 12 位版本器件之間具有引腳到引腳兼容性
  • 封裝：超薄四方扁平無引線 (VQFN)-56 (8mm x 8mm)
  • 四通道
  • 14 位分辨率
  • 單電源：1.8V
  • 串行低壓差分信號 (LVDS) 接口
  • 支持 1 分頻、2 分頻和 4 分頻的靈活輸入時鐘緩沖器
  • fIN = 70MHz 時，信噪比 (SNR) = 72.4dBFS，無雜散動態(tài)范圍 (SFDR) = 87dBc
  • 超低功耗：
    • 125MSPS 時為每通道 98mW
  • 通道隔離：105dB
  • 內部抖動和斬波
  • 支持多芯片同步
  • 與 12 位版本器件之間具有引腳到引腳兼容性
  • 封裝：超薄四方扁平無引線 (VQFN)-56 (8mm x 8mm)

ADC344x 器件屬于高線性度、超低功耗、四通道、14 位、25MSPS 至 125MSPS 模數(shù)轉換器 (ADC) 系列。此類器件專門設計用于支持具有寬動態(tài)范圍需求且要求苛刻的高輸入頻率信號。輸入時鐘分頻器可給予系統(tǒng)時鐘架構設計更高的靈活性，同時 SYSREF 輸入可實現(xiàn)整個系統(tǒng)同步。

ADC344x 系列支持串行低壓差分信令 (LVDS)，從而減少接口線路的數(shù)量，實現(xiàn)高系統(tǒng)集成密度。串行 LVDS 接口為雙線制，通過兩個 LVDS 對串行輸出每個 ADC 數(shù)據。此外，也可提供單線制串行 LVDS 接口。內部鎖相環(huán) (PLL) 會將傳入的 ADC 采樣時鐘加倍，以獲得串行輸出各通道的 14 位輸出數(shù)據時所使用的位時鐘。除了串行數(shù)據流之外，數(shù)據幀和位時鐘也作為 LVDS 輸出進行傳送。

ADC344x 器件屬于高線性度、超低功耗、四通道、14 位、25MSPS 至 125MSPS 模數(shù)轉換器 (ADC) 系列。此類器件專門設計用于支持具有寬動態(tài)范圍需求且要求苛刻的高輸入頻率信號。輸入時鐘分頻器可給予系統(tǒng)時鐘架構設計更高的靈活性，同時 SYSREF 輸入可實現(xiàn)整個系統(tǒng)同步。

ADC344x 系列支持串行低壓差分信令 (LVDS)，從而減少接口線路的數(shù)量，實現(xiàn)高系統(tǒng)集成密度。串行 LVDS 接口為雙線制，通過兩個 LVDS 對串行輸出每個 ADC 數(shù)據。此外，也可提供單線制串行 LVDS 接口。內部鎖相環(huán) (PLL) 會將傳入的 ADC 采樣時鐘加倍，以獲得串行輸出各通道的 14 位輸出數(shù)據時所使用的位時鐘。除了串行數(shù)據流之外，數(shù)據幀和位時鐘也作為 LVDS 輸出進行傳送。
下載 觀看帶字幕的視頻 視頻

技術文檔

star =有關此產品的 TI 精選熱門文檔
未找到結果。請清除搜索并重試。
查看全部 2
類型 標題 下載最新的英語版本 日期
* 數(shù)據表 ADC344x 四通道、14 位、25MSPS 至 125MSPS 模數(shù)轉換器 數(shù)據表 (Rev. B) PDF | HTML 英語版 (Rev.B) PDF | HTML 2017年 5月 16日
EVM 用戶指南 ADC3xxxEVM and ADC3xJxxEVM User's Guide (Rev. D) 2018年 8月 24日

設計和開發(fā)

如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。

仿真模型

ADC3444 IBIS Model

SLAM232.ZIP (36 KB) - IBIS Model
下載
仿真模型

ADC3xxx Pspice Model

SLAM228.ZIP (15 KB) - PSpice Model
下載
仿真模型

ADC3xxx TINA Model

SLAM226.ZIP (3 KB) - TINA-TI Spice Model
下載
仿真模型

ADC3xxx TINA Reference Design

SLAM227.TSC (1083 KB) - TINA-TI Reference Design
下載
模擬工具

PSPICE-FOR-TI — PSpice? for TI 設計和仿真工具

PSpice? for TI 可提供幫助評估模擬電路功能的設計和仿真環(huán)境。此功能齊全的設計和仿真套件使用 Cadence? 的模擬分析引擎。PSpice for TI 可免費使用，包括業(yè)內超大的模型庫之一，涵蓋我們的模擬和電源產品系列以及精選的模擬行為模型。

借助?PSpice for TI 的設計和仿真環(huán)境及其內置的模型庫，您可對復雜的混合信號設計進行仿真。創(chuàng)建完整的終端設備設計和原型解決方案，然后再進行布局和制造，可縮短產品上市時間并降低開發(fā)成本。?

在?PSpice for TI 設計和仿真工具中，您可以搜索 TI (...)
發(fā)送申請
參考設計

TIDA-00499 — 采用差動放大器和 HS ADC 的瞬變和數(shù)字故障錄波器 AFE 參考設計

數(shù)字故障錄波器 (DFR) 能夠在 60/50Hz 下檢測 17/20μs 的瞬態(tài)，而瞬態(tài)記錄儀能夠捕捉可在一微秒內達到峰值和衰減的干擾。該參考設計展示了對瞬態(tài)輸入的捕捉，其中 DFR 最高可支持 1MHz 的頻率，瞬態(tài)記錄儀最高可支持 25MHz 的頻率。無論是正瞬態(tài)還是負瞬態(tài)（<=2kV 峰值），都可使用差分放大器驅動高速轉換器，根據應用需求以不同的分辨率（12 位到 14 位分辨率）進行捕捉，并且精度在 10% 以內。
設計指南: PDF
原理圖: PDF
封裝 引腳 CAD 符號、封裝和 3D 模型
VQFN (RTQ) 56 Ultra Librarian

訂購和質量

包含信息：
  • RoHS
  • REACH
  • 器件標識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測
包含信息：
  • 制造廠地點
  • 封裝廠地點

推薦產品可能包含與 TI 此產品相關的參數(shù)、評估模塊或參考設計。

支持和培訓

視頻