ZHCUD33 June 2025 LMX1205
主器件和次級器件只暴露所選的 CLKOUT、SYSREFOUT 和 LOGICLKOUT 通道。
| 流程 | 輸出 | 注釋 |
|---|---|---|
| 主要 | CLKOUT0 | 端接 |
| CLKOUT1 | 輸入至次級 1 | |
| CLKOUT2 | 邊緣 SMA | |
| CLKOUT3 | 輸入至次級 2 | |
| SYSREFOUT0 | 端接 | |
| SYSREFOUT1 | 輸入至次級 1 | |
| SYSREFOUT2 | 邊緣 SMA | |
| SYSREFOUT3 | 輸入至次級 2 | |
| LOGICLK | 垂直 SMP | |
| LOGISYSREF | 端接 | |
| 次級 1 | CLKOUT0 | 端接 |
| CLKOUT1 | 垂直 SMA | |
| CLKOUT2 | 邊緣 SMA | |
| CLKOUT3 | 端接 | |
| SYSREFOUT0 | 端接 | |
| SYSREFOUT1 | 邊緣 SMA | |
| SYSREFOUT2 | 邊緣 SMA | |
| SYSREFOUT3 | 端接 | |
| LOGICLK | 垂直 SMP | |
| LOGISYSREF | 端接 | |
| 次級 2 | CLKOUT0 | 端接 |
| CLKOUT1 | 邊緣 SMA | |
| CLKOUT2 | 垂直 SMA | |
| CLKOUT3 | 端接 | |
| SYSREFOUT0 | 端接 | |
| SYSREFOUT1 | 邊緣 SMA | |
| SYSREFOUT2 | 邊緣 SMA | |
| SYSREFOUT3 | 端接 | |
| LOGICLK | 垂直 SMP | |
| LOGISYSREF | 端接 |
端接 - 通過 100Ω 電阻在板上進(jìn)行差分端接，時鐘路徑不可測量。
所有外露的輸出接頭均使用寬帶電容進(jìn)行交流耦合，并直接連接至 RF 儀器。連接無需額外的直流隔斷器。使用 50Ω 負(fù)載端接未使用的 CLKOUT SMA 連接器。若有具有理想頻率范圍的平衡-非平衡變壓器，則使用差分連接。由于 LOGICCLK 輸出也是交流耦合的，因此僅評估了 LVDS 輸出格式。