LMKDB1204 上的邏輯輸入和輸出引腳提供了用于選擇不同器件模式、輸入時鐘選擇、輸出啟用/禁用控制、信號丟失 (LOS) 檢測和輸出阻抗選擇的選項。以下部分介紹了不同輸入和輸出邏輯引腳的功能。輸入引腳的電壓電平可以通過 TICSPro GUI 使用 MSP430 MCU 或使用表 3-1 中指定的板載跳線進(jìn)行設(shè)置。
表 3-3 器件啟動模式
| SMB_EN 輸入電平 |
啟動模式 |
| 低電平（默認(rèn)） |
SMBus 無效。 |
| 高 |
SMBus 有效。為了正常運(yùn)行，需要移除 JP4 和 JP5 上的板載跳線接頭。 |
表 3-4 時鐘輸入選擇
| CLKIN_SEL_tri 輸出電平 |
功能 |
| 低 |
CLKIN0 是所有輸出的輸入源。 |
| 高 |
CLKIN1 是所有輸出的輸入源。 |
| 高阻態(tài) |
CLKIN0 是 BANK0 輸出的輸入源，CLKIN1 是 BANK1 輸出的輸入源。必須移除 JP4，并且必須去掉 R51。如果在移除 R51 后需要激活 SMBus 模式，則需要將板載接頭跳線 JP4 設(shè)置為高電平。 |
表 3-5 輸出使能引腳控制
| OE0# 至 OE3# 輸入電平 |
輸出狀態(tài) |
| 低電平（默認(rèn)） |
被啟用。 |
| 高 |
禁用 |
注： 對于 OE3#，當(dāng)僅使用 JP5 上的板載跳線接頭（而非 MSP430 MCU）控制引腳且 SMBus 被禁用/SMB_EN = 高電平時，必須去掉 R52。如果在移除 R52 后需要激活 SMBus 模式，則需要將 JP5 上的板載接頭跳線設(shè)置為高電平。
表 3-6 信號損失 (LOS) 檢測（狀態(tài)引腳）
| LOSb 輸出電平 |
LOS 狀態(tài) |
| 低 |
未檢測到 |
| 高 |
檢測到 |
表 3-7 LP-HCSL 差分時鐘輸出阻抗選擇
| ZOUT_SEL 輸出電平 |
功能 |
| 低 |
LMKDB1204 具有 85Ω 輸出端接。 |
| 高 |
LMKDB1204 具有 100Ω 輸出端接。 |