ZHCUBT7 February 2024
1.3 規(guī)格
圖 1-1 TLV1872EVM 方框圖- 輸入電源電壓范圍 (VCCI-VEEI)：+2.7V 至 +36V
- 輸出負(fù)電源電壓 (VEEO)：VEEI 至 (VEEI + 18V)
- 輸出正電源電壓 (VCCO)：VEEO +（2.7V 至 VCCI）
- 輸入共模電壓范圍：(VEEI - 0.2V) 至 (VCCI + 0.2V)
表 1-1 TLV1872EVM 測(cè)試點(diǎn)到 DUT 引腳映射
| TLV3607EVM 連接 | |
|---|---|
|
測(cè)試點(diǎn) 1 和 4 引腳插頭 1 |
VEEO（引腳 1） |
|
測(cè)試點(diǎn) 7 引腳插頭 2 |
OUT1（引腳 2） |
| 引腳插頭 3 | IN1-（引腳 3） |
|
測(cè)試點(diǎn) 5 引腳插頭 4 |
IN1+（引腳 4） |
|
測(cè)試點(diǎn) 3 引腳插頭 5 |
VEEI（引腳 5） |
|
測(cè)試點(diǎn) 6 引腳插頭 6 |
IN2+（引腳 6） |
| 引腳插頭 7 | IN2-（引腳 7） |
|
測(cè)試點(diǎn) 8 引腳插頭 8 |
OUT2（引腳 8） |
|
測(cè)試點(diǎn) 9 引腳插頭 9 |
VCCI（引腳 9） |
|
測(cè)試點(diǎn) 2 引腳插頭 10 |
VCCO（引腳 10） |