ZHCUAU5A March 2023 – May 2025 AM68 , AM68A , AM69 , AM69A , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4APE-Q1 , TDA4VE-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VP-Q1 , TDA4VPE-Q1 , TPS6594-Q1
5.3.7 TO_MCU
TO_MCU 序列首先關(guān)閉分配給 SOC 電源組的電源軌和 GPIO。如果 MCU 電源軌尚未處于運(yùn)行狀態(tài)（例如，從待機(jī)狀態(tài)轉(zhuǎn)換到 MCU_ONLY 時(shí)），該序列隨后會(huì)啟用 MCU 電源軌。根據(jù)寄存器 FSM_I2C_TRIGGERS 的 I2C_7 位中存儲(chǔ)的值，該序列有兩種情況。如果該位處于低電平，則禁用 VDD_DDR_1V1 和 EN_DDR_RET；圖 5-10。如果 I2C_7 位處于高電平，則啟用 VDD_DDR_1V1 和 EN_DDR_RET；圖 5-9。
TO_MCU 序列的第一條指令執(zhí)行對(duì) MISC_CTRL 和 ENABLE_DRV_STAT 寄存器的寫(xiě)入操作。
// TPS6594133A
// Set AMUXOUT_EN, CLKMON_EN
// Clear LPM_EN, NRSTOUT_SOC
REG_WRITE_MASK_IMM ADDR=0x81 DATA=0x18 MASK=0xE1
// Clear SPMI_LP_EN
REG_WRITE_MASK_IMM ADDR=0x82 DATA=0x00 MASK=0xEF
圖 5-9 TO_MCU，I2C_7 為高電平
圖 5-10 TO_MCU 序列，I2C_7 為低電平在 TO_MCU 序列的最后一條指令中，PMIC 會(huì)在 PFSM_DELAY_REG_1 中定義的延遲之后，寫(xiě)入 MISC_CTRL 和 ENABLE_DRV_STAT 寄存器。
// TPS6594133A
SREG_READ_REG ADDR=0xCD REG=R1
DELAY_SREG R1
// Clear FORCE_EN_DRV_LOW
REG_WRITE_MASK_IMM ADDR=0x82 DATA=0x00 MASK=0xF7
// Set NRSTOUT (MCU_PORZ)
REG_WRITE_MASK_IMM ADDR=0x81 DATA=0x01 MASK=0xFE
注： 在 TO_MCU 序列后，MCU 負(fù)責(zé)管理 EN_DRV。