ZHCT935 May 2025 ADC32RF52 , ADC32RF54 , ADC32RF55 , ADC34RF52 , ADC34RF55 , ADC34RF72 , ADC3548 , ADC3549 , ADC3568 , ADC3569 , ADC3648 , ADC3649 , ADC3668 , ADC3669
早期形式的高速信號(hào)鏈系列包括用于每單通道消耗瓦特功率的 ADC，以及用于捕捉、過濾并將所有轉(zhuǎn)換器數(shù)據(jù)處理為某種有用格式的 FPGA（現(xiàn)場(chǎng)可編程門陣列）。大多數(shù)設(shè)計(jì)人員會(huì)使用一種稱為 過程增益 的方法。這種方法不僅通過消除不必要的偽波和噪聲來幫助進(jìn)行頻率規(guī)劃，而且能夠通過限制奈奎斯特區(qū)域內(nèi)處理的帶寬來“增加”信噪比 (SNR) 方面的動(dòng)態(tài)范圍。將過程增益校正因子添加到標(biāo)準(zhǔn) SNR 公式可得到 方程式 2：
其中，N 是 ADC 位數(shù)，F(xiàn)s 是 ADC 采樣率，BW 是奈奎斯特區(qū)域內(nèi)的相關(guān)帶寬。
由于將更小的過程節(jié)點(diǎn)部署到 ADC 和數(shù)模轉(zhuǎn)換器技術(shù)中，現(xiàn)在許多標(biāo)準(zhǔn) FPGA 數(shù)字特性都駐留在 ADC 中。一些示例包括數(shù)字降壓轉(zhuǎn)換器 (DDC)、數(shù)控振蕩器 (NCO) 和跳頻。這些特性可顯著幫助減輕 FPGA 處理的負(fù)載，從而可以在其他地方使用其內(nèi)部資源。