ZHCAFO7 August 2025 TXE8116 , TXE8116-Q1 , TXE8124-Q1
應用簡報
串行外設接口 (SPI) 總線是一種廣泛使用的同步通信協(xié)議、可在控制器器件與一個或多個外設之間實現(xiàn)高速、全雙工數(shù)據(jù)傳輸。SPI 由 Motorola 于 20 世紀 80 年代開發(fā)、現(xiàn)已成為嵌入式系統(tǒng)中外設連接的標準接口。由于其簡單性、多功能性和高效性，SPI 已成為工程師設計可靠、高速通信系統(tǒng)時的重要工具。圖 1 展示了總線上 SPI 連接的典型示意圖。
圖 1 SPI 總線示例SPI 通信通過共享時鐘信號實現(xiàn)同步，從而確保數(shù)據(jù)傳輸時序的精確性。與集成電路總線 (I2C) 等其他串行協(xié)議不同，串行外設接口 (SPI) 沒有規(guī)定標準的通信格式，因此開發(fā)者可根據(jù)具體應用需求靈活定制協(xié)議參數(shù)。表 1 展示了 SPI、I2C 與通用異步收發(fā)傳輸器 (UART) 之間的差異。
| 功能 | SPI | I2C | UART |
|---|---|---|---|
| 通信類型 | 同步 | 同步 | 異步 |
| 數(shù)據(jù)傳輸模式 | 全雙工 | 半雙工 | 全雙工 |
| 時鐘信號 | 是 | 是 | 否 |
| 尋址 | 片選 (CS) 線 | 尋址協(xié)議 | 不適用 |
| 速度 | 高 | 中 | 低 |
SPI 基礎知識
SPI 支持全雙工通信、這意味著可以同時發(fā)送和接收數(shù)據(jù)。SPI 支持全雙工通信，這意味著可以同時發(fā)送和接收數(shù)據(jù)。協(xié)議采用一組基本信號來建立通信連接，而這些信號可能因 SPI 配置的不同有所變化。
| 信號名稱 | 用途 |
|---|---|
| PICO（控制器 SDO、外設 SDI） | 將數(shù)據(jù)從控制器發(fā)送到外設 |
| POCI（控制器 SDI、外設 SDO） | 將數(shù)據(jù)從外設發(fā)送到控制器 |
| SCLK（串行時鐘） | 由控制器生成，用于同步數(shù)據(jù)傳輸 |
| CS（片選） | 一種由控制器用于選擇并啟用特定外設設備的低電平有效信號 |
SPI 總線架構(gòu)
SPI 總線的架構(gòu)較為簡單，由一個控制器和一個或多個外設組成。控制器負責發(fā)起通信、控制時鐘以及選擇與之通信的外設。該架構(gòu)支持三種主要配置：
- 單控制器、單外設：
- 最簡單的設置、其中控制器僅與一個外設通信。
- 需要四條線路（PICO、POCI、SCLK 和 CS）。
- 單控制器、多外設（獨立片選）：
- 每個外設都有一條專用的片選 (CS) 線。
- 控制器激活目標外設的 CS 線，而其他外設的 CS 線保持未激活狀態(tài)。
- 菊花鏈配置：
- 外設串聯(lián)，一個器件的輸出饋入為下一個器件的輸入。
- 可減少 CS 線路數(shù)量，整個鏈路僅需一條 CS 線。
- 在每個時鐘周期內(nèi)，數(shù)據(jù)通過鏈中的所有器件移位。
- 3 線 SPI 配置：
- 將 PICO 和 POCI 線路合并為一條雙向數(shù)據(jù)線路，通常稱為數(shù)據(jù)輸入/輸出 (DIO)。
- 該配置將所需線纜減少至三條：SCLK、CS 和 DIO。
數(shù)據(jù)傳輸模式
SPI 支持四種工作模式，具體由時鐘極性 (CPOL) 和時鐘相位 (CPHA) 決定。表 3 所示的這些模式定義了時鐘信號的特性以及數(shù)據(jù)采樣的時序。
| 模式 | CPOL | CPHA | 說明 |
|---|---|---|---|
| 模式 0 | 0 | 0 | 數(shù)據(jù)會在時鐘的上升沿進行采樣，且時鐘空閑時為低電平。 |
| 模式 1 | 0 | 1 | 數(shù)據(jù)會在時鐘的下降沿進行采樣，且時鐘空閑時為低電平。 |
| 模式 2 | 1 | 0 | 數(shù)據(jù)會在時鐘的下降沿進行采樣，且時鐘空閑時為高電平。 |
| 模式 3 | 1 | 1 | 數(shù)據(jù)會在時鐘的上升沿進行采樣，且時鐘空閑時為高電平。 |
SPI 數(shù)據(jù)傳輸
由于 SPI 是一種同步全雙工通信協(xié)議，能夠?qū)崿F(xiàn)控制器與一個或多個外設之間的數(shù)據(jù)交換。TI 的 TXE8116/24 器件采用固定的 24 位 SPI 事務格式，按高位優(yōu)先 (MSB first) 的方式傳輸，且工作于 SPI 模式 0（時鐘極性 CPOL=0，時鐘相位 CPHA=0）。該器件支持全雙工操作，可同時交換輸入的命令幀與輸出的數(shù)據(jù)或狀態(tài)幀。每次 SPI 事務必須以 CS 信號拉低開始，并在整個 24 位序列期間保持低電平。圖 2 展示了 TXE8116/24 器件中的 SPI 數(shù)據(jù)幀。
圖 2 TXE8116/24 SPI 數(shù)據(jù)幀寫入外設
要向寄存器寫入數(shù)據(jù)，控制器需傳輸一個 24 位字，且 MSB（第 23 位）需設為 0。寄存器地址編碼在第 [22:16] 位中，第 [15:8] 位用于選擇目標 GPIO 端口或配置多端口模式。最后 8 位 [7:0] 則攜帶實際要寫入的數(shù)據(jù)。
- 示例：將端口 0 配置為輸出
- 寄存器地址：0x04（方向寄存器）
- 端口選擇：0x00（端口 0）
- Data: 0xFF（所有引腳均設為輸出模式）
- PICO：
- 第 [23] 位（讀寫位，R/W）= 0（寫入）
- 第 [22:16] 位（地址位）= 0x04
- 第 [15:8] 位（端口位）= 0x00
- 第 [7:0] 位（數(shù)據(jù)位）= 0xFF
- 最終幀 = 0x0400FF
- POCI 響應：
- 第 [23:22] 位 = 0x3（表示其為狀態(tài)段）
- 第 [21:16] 位：故障狀態(tài)寄存器
- 第 [15:8] 位：全為 0
- 第 [7:0] 位：先前的寄存器數(shù)據(jù)
從外設讀取數(shù)據(jù)
要從寄存器讀取數(shù)據(jù)，主機需將第 23 位設為 1 并傳輸目標寄存器地址。低 16 位可填充虛擬數(shù)據(jù)。在同一傳輸過程中，TXE8124 會通過 POCI 線返回所尋址寄存器的當前值。
- 示例：從端口1讀取 GPIO 輸入狀態(tài)
- 寄存器地址：0x02（輸入端口寄存器）
- 端口選擇：0x01（端口 1）
- Data: 0x00（虛擬數(shù)據(jù)）
- PICO：
- 第 [23] 位（讀寫位，R/W）= 1（讀?。?/li>
- 第 [22:16] 位（地址位）= 0x02
- 第 [15:8] 位（端口位）= 0x01
- 第 [7:0] 位（虛擬數(shù)據(jù)位）= 0x00
- 最終幀 = 0x820100
- POCI 響應：
- 第 [23:22] 位 = 0x3（表示其為狀態(tài)段）
- 第 [21:16] 位：故障狀態(tài)寄存器
- 第 [15:8] 位：全為 0
- 第 [7:0] 位：讀取數(shù)據(jù)
TXE8116/24 的關(guān)鍵時序要求
| 參數(shù) | 說明 | 典型值 |
|---|---|---|
| tSCLK | SPI 時鐘周期 (3.3V < VCC < 5.5V) | 100ns (10MHz) |
| tCSS/tCSH | CS 設置保持時間 | ≥50ns |
| tV(SDO) | POCI 在 SCLK 邊沿之后有效 | ≤27ns |
| tDIS(SDO) | CS 置為無效后，POCI 線呈高阻態(tài) | ≤50ns |
所有 SPI 事務都必須滿足《具有中斷輸出、復位輸入和 I/O 配置寄存器的 TXE81xx-Q1 汽車級 24 位 SPI 總線 I/O 擴展器數(shù)據(jù)手冊》中規(guī)定的最低時序約束，以確保通信正常。
注釋
- 所有事務均為全雙工模式；每個 SPI 時鐘周期內(nèi)，PICO 和 POCI 線上各傳輸 1 位數(shù)據(jù)。
- 數(shù)據(jù)會在 SCLK 的上升沿進行采集，并在下降沿被驅(qū)動輸出。
- 始終確保在 24 位幀傳輸期間 CS 信號保持低電平；在幀傳輸過程中切換 CS 信號可能會導致事務出錯。
- 可通過 [15:8] 位中的特定端口位實現(xiàn)多端口尋址。