設計說明

本電路文檔介紹了如何將高壓信號（例如 ±10V）轉(zhuǎn)換為低壓 ADC 輸入（例如 0V 至 3V）。該電路不需要任何高壓電源即可運行，而是使用分壓器和電平轉(zhuǎn)換來轉(zhuǎn)換輸入信號。該電路顯示了 OPA365 和 ADS8860 器件，但該拓撲適用于許多不同的 ADC。此設計可用于需要轉(zhuǎn)換高壓輸入的各種應用，例如 PLC 模擬輸入模塊、儀表（實驗室、分析、現(xiàn)場和便攜式）以及工廠自動化與控制。

規(guī)格

設計說明

1. 此電路的共模保持在一個恒定值（在本例中，Vref1 = 1V）。由于共模是恒定的，因此放大器無需軌到軌輸入或零交叉失真。有關(guān)更多詳細信息，請參閱“TI 高精度實驗室”中的 使用運算放大器時確定 SAR ADC 的線性范圍 視頻。
2. 為 Cfilt 選擇 C0G 型電容器，以便更大限度地減少失真。
3. 使用 0.1% 20ppm/°C 或更高規(guī)格的薄膜電阻器以更大限度地減少增益誤差和漂移。
4. 此電路的輸入阻抗為 Rin = Ri（本例中為 71.5kΩ）。對于高阻抗輸入，使用高壓放大器緩沖器（例如，Vcc = +15V 和 Vee =–15V）?；蛘?，可以通過將 R_i、R_x 和 R_f 乘以相同的系數(shù)來增加輸入阻抗。但是，增加所有電阻器上的電阻會影響系統(tǒng)噪聲。
5. TI 高精度實驗室 - ADC 視頻系列介紹了選擇電荷桶電路 Cflt 和 Rflt 的方法。請參閱 SAR ADC 前端元件選型簡介，了解有關(guān)此主題的詳細信息。在該示例中，采樣速率從 1MSPS 降至 800kSPS，以實現(xiàn)良好的穩(wěn)定。

元件選型

1. 首先選擇放大器輸入和輸出范圍。在該示例中，輸入范圍為 –10V 至 +10V。放大器輸出范圍根據(jù) ADC 輸入和放大器線性輸出范圍進行設置。該示例中的 ADC 輸入范圍由 3V 基準電壓設置。放大器電源設置為 3V 以匹配 ADC 輸入范圍。由于輸出擺幅限制（即 OPA365 器件的線性范圍為 0.1V < V_OUT < 2.9V），放大器的輸出無法擺動到電源軌。還可以進一步調(diào)整輸出范圍，以提供設計裕度。例如，0.2V < V_OUT < 2.8V 可為電源變化等問題提供裕度。
2. 下一步中可以使用模擬工程師計算器 來選擇元件值。輸入輸入和輸出電壓以及基準電壓（–10V < Vin < +10V 和 0.1V < Vout < 2.9V）?？山邮艿幕鶞孰妷悍秶@示在工具底部（本例中為 0.12V 至 1.22V）。在該示例中，基準電壓選為 1V。該工具輸出了映射電壓（R_i = 71.5kΩ、R_x = 27.7kΩ、R_f = 10kΩ）所需的 0.1% 電阻。
   
3. 以下公式顯示了反相電平轉(zhuǎn)換拓撲的傳遞函數(shù)?？梢允褂眠@些公式而不是計算器來求解不同的元件值。為此，請選擇基準值并將 Rf 的值固定為 10kΩ。完成后，求解兩個不同輸出信號值的 R_i 和 R_x。此問題的代數(shù)運算有些復雜，因此建議使用計算器。使用以下公式來驗證傳遞函數(shù)：
   

   其中

   • 

     使用計算器中給出的值：

     R_i = 71.5kΩ, R_x = 27.7kΩ, R_f = 10kΩ, V_ref1 = 1.0V
     V_O = –0.1399V × V_IN + 1.5009V
     V_O(–10V) = 2.8995V
     V_O(+10V) = 0.0123V
4. 查找可在 1MSPS 實現(xiàn)穩(wěn)定的 Rfilt 和 Cfilt。優(yōu)化 Rfilt 和 Cfilt 值 視頻展示了選擇 Rfilt 和 Cfilt 的算法。經(jīng)證實，24.9Ω 和 1.1nF 的最終值可確保穩(wěn)定至遠低于最低有效位 (LSB) ? 的位置。

直流傳輸特性

下圖所示為 –10V 至 10V 輸入的線性輸出響應。在這種情況下，對于 –10V 輸入，放大器輸出約為 2.9V，對于 +10V 輸入，放大器輸出則約為 0.1V。該設計經(jīng)過調(diào)整，使輸出范圍距離非線性電源軌具有 0.1V 的安全距離。有關(guān)該主題的詳細理論信息，請參閱使用儀表放大器確定 SAR ADC 的線性范圍 視頻。

交流傳輸特性

帶寬受限于 Cf × Rf 濾波器 (f_c1 = 3.39MHz) 和輸出濾波器 (f_c1 = 4.92MHz)。這兩個極點組合形成一個二階濾波器，其仿真的截止頻率為 2.44MHz。有關(guān)該主題的更多詳細信息，請觀看運算放大器帶寬 視頻系列。

瞬態(tài) ADC 輸入穩(wěn)定仿真

以下仿真顯示了穩(wěn)定至 –10V 直流輸入信號的情況。該類型的仿真表明已正確選擇采樣保持反沖濾波器。有關(guān)該主題的詳細理論，請參閱最終 SAR ADC 驅(qū)動器仿真 視頻。注意：在此示例中，放大器存在穩(wěn)定問題，因此采樣速率從 1MSPS 降至 800kSPS。降低采樣速率會增加采集周期以改善穩(wěn)定性能 (t_acq = 1 / f_samp – t_conv = (1/800kSPS) – 710ns = 540ns)。

設計采用的器件和備選器件

主要文件鏈接

德州儀器 (TI)，SBAA375 源文件，SBAC251 軟件支持