設(shè)計(jì)說(shuō)明

此電路設(shè)計(jì)介紹了如何使用具有集成基準(zhǔn)和可編程增益放大器 (PGA) 的 ADS125H02 在各種范圍內(nèi)進(jìn)行電壓和電流測(cè)量。

此電路可用于以下應(yīng)用：

1. PLC 的模擬輸入模塊
2. 航空電子遠(yuǎn)程數(shù)據(jù)集中器
3. 實(shí)驗(yàn)室和現(xiàn)場(chǎng)儀表
4. 測(cè)試和測(cè)量

熱電偶和 RTD 也是類似應(yīng)用中使用的常見(jiàn)溫度傳感器。有關(guān)使用各種 RTD 接線配置進(jìn)行精密 ADC 測(cè)量的更多信息，請(qǐng)參閱熱電偶測(cè)量基本指南 應(yīng)用報(bào)告。

設(shè)計(jì)說(shuō)明

1. 模擬和數(shù)字電源均使用電源去耦電容。對(duì)于高壓模擬電源（HV_AVDD 和 HV_AVSS），請(qǐng)?jiān)谝_之間放置一個(gè) 1.0μF 電容器，并在每個(gè)電源與接地平面之間放置 0.1μF 電容器。在 AVDD 處將 0.1μF 和 10μF 電容器并聯(lián)連接到接地平面。在 DVDD 和接地平面之間連接一個(gè) 1.0μF 電容器。在 BYPASS 和接地平面之間連接一個(gè) 1.0μF 電容器。有關(guān)電源建議的詳細(xì)信息，請(qǐng)參閱 ADS125H02 具有 PGA 和電壓基準(zhǔn)的 ±20V 輸入、雙通道、40kSPS、24 位 Δ-Σ ADC 數(shù)據(jù)表。
2. 為了盡可能減少輸入漏電流，請(qǐng)?jiān)谑褂秒p極電源運(yùn)行器件時(shí)，將未使用的模擬輸入連接到 AGND；或在使用單極電源運(yùn)行器件時(shí)，將未使用的輸入連接到 AVDD。
3. 將未使用的 GPIO 編程為輸出（默認(rèn)設(shè)置）。如果任何 GPIO 被編程為輸入，則不得允許 GPIO 懸空（未連接），懸空可能會(huì)導(dǎo)致 AVDD 電源漏電流。
4. 考慮在高壓電源（HV_AVDD 至 HV_AVSS）之間添加 TVS 二極管，以提供過(guò)壓保護(hù)，并避免違反 38V 的絕對(duì)最大額定值。TVS3300 等 TVS 二極管提供 33.0V 的關(guān)斷電壓 (V_R)，該電壓低于所需的 30.0V 電源電壓，從而盡可能地減少二極管的漏電流，但其典型擊穿電壓 (V _BR) 和鉗位電壓 (V_C) 分別為 35.8V 和 38.0V（假設(shè)峰值脈沖電流 I_PP 為 35.0A），因此能夠有效保護(hù) ADC 免受 EOS 事件的影響。有關(guān) ADC 中 EOS 的更多詳細(xì)信息，請(qǐng)參閱 ADC 中的 EOS 和 ESD。
5. 如果可能，使用 C0G (NPO) 陶瓷電容器進(jìn)行輸入濾波。這些電容器中使用的電介質(zhì)在電壓、頻率和溫度變化時(shí)提供最穩(wěn)定的電氣性能。
6. 使用標(biāo)準(zhǔn)電容器值和 1% 電阻器值選擇 ADC 輸入和基準(zhǔn)輸入的輸入濾波。有關(guān)這些濾波器的設(shè)計(jì)示例和分析，請(qǐng)參閱使用 ADS1148 和 ADS1248 系列器件進(jìn)行 RTD 比例測(cè)量和濾波 應(yīng)用報(bào)告。

元件選型

1. 確定系統(tǒng)元件：
   1. 以下是給定的規(guī)格：
      • 輸入電壓范圍 ≤ ±12.0V
      • 兩個(gè)電壓輸入通道和兩個(gè)電流輸入通道
      • 數(shù)據(jù)速率 ≤ 10kSPS
      • 0.05% 或更高的 FS 精度
      • 針對(duì)成本進(jìn)行了優(yōu)化
   2. 選定的產(chǎn)品：
      • ADS125H02 是一款 24 位、±20V 輸入、Δ-Σ ADC，集成高輸入電壓 PGA 和電壓基準(zhǔn)。該器件滿足輸入電壓范圍、精度和數(shù)據(jù)速率要求，并集成精密電壓基準(zhǔn)和 GPIO，有助于優(yōu)化成本。
      • MUX509 是一款 4:1 36V 差分精密模擬多路復(fù)用器。該器件能夠使用單個(gè) ADC 擴(kuò)展到 4 個(gè)通道，從而實(shí)現(xiàn)成本優(yōu)化。
      • 負(fù)載電阻器：負(fù)載電阻器將電流轉(zhuǎn)換為有限電壓，以在電流測(cè)量模式下進(jìn)行測(cè)量，這里選擇了 250Ω 電阻器，以提供所需的電流范圍測(cè)量（0mA 至 20mA）和 5.0V 的目標(biāo)負(fù)載電壓。使用精密電阻器可以驗(yàn)證電阻器不會(huì)成為系統(tǒng)精度的限制因素，以下規(guī)格可供參考：
        • 精度 ≤ 0.1%
        • 溫度系數(shù) ≤ 20 ppm/°C
        • 額定功率 ≥ 0.5W
      • 設(shè)計(jì)特色器件 中列出了替代和類似的器件。
2. 執(zhí)行誤差分析計(jì)算：模擬輸入模塊設(shè)計(jì)中的一個(gè)關(guān)鍵考慮因素是環(huán)境溫度范圍內(nèi)的誤差，該誤差由增益漂移、失調(diào)電壓、基準(zhǔn)電壓和線性誤差所導(dǎo)致。此示例展示了總體未調(diào)整誤差 (TUE) 分析的結(jié)果，該分析假定 FS 電壓為 10V，并且初始的失調(diào)電壓和增益（包括基準(zhǔn)電壓誤差）是用戶在 T_A = 25°C 以及過(guò)熱條件下校準(zhǔn)的。下表展示了校準(zhǔn)前、室溫條件下校準(zhǔn)后以及過(guò)熱條件下的最大誤差，包括 ADC 在 –20°C 至 70°C 溫度范圍內(nèi)的漂移誤差。
   校準(zhǔn)前后的最大誤差

   規(guī)格	數(shù)據(jù)表值	誤差 (ppm) 包括 ΔT = 90°C	誤差 (ppm) 假定進(jìn)行了增益和失調(diào)電壓校準(zhǔn)
   內(nèi)部 VREF 初始精度（最大值）	0.20%	2000.000	1.325
   內(nèi)部 VREF 溫度漂移（最大值）	1ppm/°C	90.000	90.000
   內(nèi)部 VREF 溫度遲滯 (70ppm/105°C)	60ppm/°C	60.000	60.000
   量化噪聲	172.3nVRMS	0.017	0.017
   噪聲	53μVRMS	5.300	5.300
   INL	0.001%	10.000	10.000
   失調(diào)電壓	2500μV	250.000	1.325
   失調(diào)電壓溫漂	2000nV/°C	18.000	18.000
   增益誤差	0.70%	7000.000	1.325
   增益誤差溫漂	4ppm/°C	360.000	360.000
   總誤差（平方和根）[ppm]		7294.124	376.507
   總誤差（平方和根）[%FS]		0.729	0.038

3. 通過(guò)查看校準(zhǔn)前后的最大誤差 中的數(shù)據(jù)可以明顯看出，在執(zhí)行任何校準(zhǔn)之前，對(duì)系統(tǒng)總誤差計(jì)算的主要影響因素是內(nèi)部電壓基準(zhǔn)的初始精度、過(guò)熱時(shí)的增益誤差以及失調(diào)電壓，這些因素導(dǎo)致總誤差為 0.729%FS。假設(shè)進(jìn)行了增益和失調(diào)電壓校準(zhǔn)，增益、失調(diào)電壓、基準(zhǔn)初始精度降低到噪聲水平，使得誤差接近 ADC 噪聲水平，即 1.325ppm（假設(shè)為 16 個(gè)樣本的平均值），那么可以計(jì)算出總誤差降至 0.038% FS。在過(guò)熱條件下執(zhí)行校準(zhǔn)，以進(jìn)一步提高滿標(biāo)量程精度。
4. 計(jì)算所需的 PGA 增益：所需的 PGA 增益由基準(zhǔn)電壓和輸入電壓范圍決定，對(duì)于電壓測(cè)量，該范圍為 ±10V；對(duì)于電流測(cè)量，該范圍為 5.0V（假設(shè)負(fù)載電阻器為 250Ω）。
   
5. 驗(yàn)證 PGA 輸入限制：與典型放大器一樣，集成 PGA 具有允許的最大輸入電壓 (V_AINX)（可在 ADS125H02 數(shù)據(jù)表的建議運(yùn)行條件表中找到），它由 PGA 增益、最大差分輸入電壓 (V_IN) 和高壓電源的最小值決定。將絕對(duì)輸入電壓 (V_AINX) 保持在以下公式所示的范圍內(nèi)；否則，可能會(huì)導(dǎo)致不正確的轉(zhuǎn)換數(shù)據(jù)：
   
   

   其中

   • 當(dāng)增益小于 1 時(shí)，請(qǐng)使用 1 作為增益值
   • V_(AINx) = 輸入電壓
   • V_IN = V_AINP – V_AINN = 預(yù)期的最大差分輸入電壓

   在電壓和電流測(cè)量中，由于增益小于 1，絕對(duì)輸入電壓必須為：

   –12.5V < V_AINX< 12.5V

   下圖顯示了衰減模式下 PGA 輸入電壓與 PGA 輸出電壓之間的關(guān)系。第一個(gè) PGA 級(jí)配置為單位增益跟隨器，第二個(gè) PGA 級(jí)用于衰減差分輸入并將信號(hào)共模電壓轉(zhuǎn)換為 AVDD/2 以驅(qū)動(dòng) ADC 輸入。

   
6. GPIO 配置：

   ADS125H02 器件提供了四個(gè) GPIO 引腳 (GPIO0–GPIO4)，其中兩個(gè) GPIO 由專用引腳提供，另外兩個(gè) GPIO 與外部基準(zhǔn)（REFP1 和 REFN1）共享引腳功能。GPIO 輸入和輸出電平以 AVDD 和 AGND 為基準(zhǔn)，因此在這種情況下，邏輯輸出電平設(shè)置為 5.0V。寄存器 3 和 4 中的以下位用于控制 GPIO：

   • GPIO_CON[3:0] 位設(shè)置與指定引腳的 GPIO 連接（1 = 已連接）
   • GPIO_DIR[3:0] 位將 GPIO 的方向編程為輸入 (1) 或輸出 (0)
   • GPIO_DAT[3:0] 位是 GPIO 的數(shù)據(jù)值

   在本例中，將 GPIO_CON[3:0] 設(shè)置為“0111”，將 GPIO_DIR[3:0] 設(shè)置為“1000”，而 GPIO_DAT[3:0] 的配置取決于連接的通道。MUX509 真值表和 GPIO_DAT 配置 表根據(jù)所選的輸入通道顯示了各個(gè) GPIO[x] 位的配置。

   MUX509 真值表和 GPIO_DAT 配置

   EN | GPIO2	A1 | GPIO1	A0 | GPIO0	狀態(tài)
   0	1	1	MUX 禁用
   1	0	0	通道 1 開(kāi)啟（電壓）：
   1	0	1	通道 2 開(kāi)啟（電壓）：
   1	1	0	通道 3 開(kāi)啟（電流）：
   1	1	1	通道 4 開(kāi)啟（電流）：

7. 數(shù)字濾波器選擇：

   數(shù)字低通濾波器對(duì)實(shí)現(xiàn) Δ-Σ ADC 的功能至關(guān)重要，后者依賴過(guò)采樣和噪聲整形來(lái)減小帶外量化噪聲。ADS125H02 器件中提供了多種數(shù)字濾波器選項(xiàng)。選擇數(shù)字濾波器時(shí)，請(qǐng)考慮以下權(quán)衡因素：

   • 較低的數(shù)據(jù)速率（較高的過(guò)采樣率）會(huì)降低噪聲帶寬，有助于抑制噪聲，但不利于提高數(shù)據(jù)吞吐量或瞬態(tài)事件檢測(cè)。
   • 內(nèi)置 PGA 監(jiān)控器能夠幫助檢測(cè)影響轉(zhuǎn)換結(jié)果的瞬態(tài)事件；因此，數(shù)字濾波器通常能夠以更低的數(shù)據(jù)速率運(yùn)行，以獲得更好的噪聲性能。
   • 高階 SINC 濾波器在處理輸入階躍時(shí)具有較慢的穩(wěn)定時(shí)間，但能提供更低的噪聲帶寬并擴(kuò)大陷波寬度來(lái)濾除常見(jiàn)噪聲信號(hào)，例如并非恰好出現(xiàn)在 50Hz 或 60Hz 的電源線噪聲。
   • 數(shù)字濾波器的陷波出現(xiàn)在 SINCx 濾波器數(shù)據(jù)速率的間隔上，因此建議使用 50SPS、60SPS 或更低的數(shù)據(jù)速率來(lái)衰減電源線噪聲。
   • 20SPS FIR 濾波器不同于 SINCx 濾波器，能夠同時(shí)抑制 50Hz 和 60Hz 噪聲，并且還可在單個(gè)轉(zhuǎn)換周期內(nèi)達(dá)到穩(wěn)定（與 SINC1 濾波器類似）。

在此應(yīng)用中，TI 建議使用 SINC1 濾波器實(shí)現(xiàn)低延遲 20SPS，如以下部分的偽代碼示例所示。

有關(guān) ADS125H02 器件中數(shù)字濾波器的更多信息，請(qǐng)參閱以下內(nèi)容：

• ADS125H02 數(shù)據(jù)表的數(shù)字濾波器 部分
• Δ-Σ ADC 中的數(shù)字濾波器類型 應(yīng)用報(bào)告

寄存器設(shè)置

偽代碼示例

以下偽代碼序列顯示了設(shè)置器件和微控制器所需的步驟，該微控制器與 ADC 連接，以便在電壓和電流測(cè)量時(shí)從 ADS125H0x 器件獲取后續(xù)讀數(shù)。專用的 DRDY 引腳指示新轉(zhuǎn)換數(shù)據(jù)的可用性。在使用 STATUS 字節(jié)和 CRC 數(shù)據(jù)驗(yàn)證的情況下顯示偽代碼。從 ADS125H02 產(chǎn)品文件夾下載 ADS125H02 示例 C 代碼 或直接通過(guò)以下鏈接訪問(wèn)：ADS125H02 示例 C 代碼。

通用偽代碼

Init:
{
    Configure microcontroller for SPI master, mode 1 (CPOL = 0, CPHA = 1), SCLK freq = 8 MHz
    Configure microcontroller GPIO for /DRDY as a falling edge triggered interrupt input
    Set CS1 low;
    Send 06h 00h A9h 00h;// RESET command to ensure proper reset after power-up
    Set CS1 high;
    // DELAY
    Set CS1 low;
    Send 46h 10h 82h 00h;// WREG to REF: Enable and select the internal 2.5V reference
    Set CS1 high;
    // NOTE: not necessary to issue a WREG to MODE0 command when using the default register values
    Set CS1 low;
    Send 42h 24h 5Ah 00h;// WREG to MODE0: Continuous conversion, low-latency filter, 20 SPS
    Set CS1 high;
    Set CS1 low;
    Send 43h 08h 8Bh 00h;// WREG to MODE1: Continuous conversion, 605us conv. start delay
    Set CS1 high;
    Set CS1 low;
    Send 44h 77h 9Ah 00h;// WREG to MODE2: Enable GPIO outputs on GPIO0, GPIO1, and GPIO2
    Set CS1 high;
    Set channelNumber = 1
    Call Gain_Select()
    Call Channel_Select()
    // (OPTIONAL): For verification read back all register settings
    Call Start_New_Conversion()
    
}
Loop:
{
    Wait for DRDY falling edge interrupt...
    Do you want to switch to the next channel?
    {
        channelNumber = (channelNumber + 1) % 4;
        Call Gain_Select()
        Call Channel_Select()
        Call Start_New_Conversion()
    }
    Call Read_Data()
}
Channel_Select()
{
    // NOTE:
    // A0, A0 and EN are controlled by GPIO0, GPIO1 and GPIO2 respectively
    // STATUS0 byte is always enabled
    Set CS1 low;
    // WREG to MODE3 register to set GPIO pin levels
    If (channelNumber == 1)
        Send 45h 44h 16h 00h;// EN=1; A1=A0=0
    ElseIf (channelNumber == 2)
        Send 45h 45h 11h 00h;// EN=1; A1=0; A0=1
    ElseIf (channelNumber == 3)
        Send 45h 46h 18h 00h;// EN=1; A1=1; A0=0
    ElseIf (channelNumber == 4)
        Send 45h 47h 1Fh 00h;// EN=1; A1=A0=1
    Set CS1 high;
}
Gain_Select()
{
    // NOTE:
    // Using gain of 0.25 V/V for channels 1 & 2
    // Using gain of 0.50 V/V for channels 3 & 4
    // Always select AINP = AIN1 and AINN = AIN0 for analog inputs
    Set CS2 low;
    // WREG to MODE4 register to configure PGA gain
    If (channelNumber <= 2)
        Send 50h 02h D5h 00h;// Gain = 0.25 V/V
    Else
        Send 50h 03h D2h 00h;// Gain = 0.50 V/V
    Set CS2 high;
}
Start_New_Conversion()
{
    Set CS1 low;
    Send 08h 00h 7Fh 00h;// START command
    Set CS1 high;
}
Read_Data()
{
    Set CS1 low;
    Send 12h 00h AAh 00h 00h  00h   00h   00h   00h;
    Receive FFh 12h 00h AAh [STATUS] [MSB] [MID] [LSB] [CRC]
    Set CS1 high;
    // Cast, concatenate, and sign-extend 24-bit data to signed 32-bit datatype
    signedValue = (((int32_t) [MSB] << 24) + ((int32_t) [MID] << 16) + ((int32_t) [LSB] << 8)) >> 8;
    // Convert ADC value to voltage (LSBsize = 2*VREF/GAIN)
    // NOTE:
    // Using gain of 0.25 V/V for channels 1 & 2
    // Using gain of 0.50 V/V for channels 3 & 4
    VoltageReading = (LSBsize * signedValue);
    If (channelNumber > 2)
        CurrentReading = (VoltageReading / BurdenResistance);
}

設(shè)計(jì)中采用的器件

電源參考設(shè)計(jì)

ADS125H02 器件需要三個(gè)模擬電源（高壓電源 HV_AVDD 和 HV_AVSS，低壓模擬電源 AVDD）和一個(gè)數(shù)字電源 (DVDD)。該電路假設(shè) HV_AVDD 和 HV_AVSS 采用雙極電源 (±15.0V) 并使用一個(gè) 5.0V 電源。下表顯示了三種參考設(shè)計(jì)的規(guī)格，這些設(shè)計(jì)可由 24.0V 標(biāo)稱輸入電壓提供電源。