4 總結(jié)

本應(yīng)用手冊(cè)介紹了如何利用交流耦合電路將來(lái)自時(shí)鐘發(fā)生器的信號(hào)保持在 SYNC/FSEL 引腳的絕對(duì)額定電壓范圍內(nèi)，以避免損壞直流/直流轉(zhuǎn)換器。該電路旨在遵守器件的 1.8V 同步高電平輸入電壓閾值和 SYNC/FSEL 引腳上 -0.3V 的絕對(duì)最小輸入電壓。本應(yīng)用手冊(cè)討論了可接受的元件值，并展示了典型應(yīng)用電路的結(jié)果。對(duì)于 3.3V 的標(biāo)準(zhǔn)時(shí)鐘電壓，我們發(fā)現(xiàn)，使用 1.1kΩ 的 R1 值，1nF 至 100nF 的 C1 值以及一個(gè) BAT54W 可滿足 TPS543620 的 SYNC/FSEL 引腳要求。