引言

物理層器件 (PHY) 在以太網(wǎng)網(wǎng)絡(luò)協(xié)議中發(fā)揮著重要作用，因為它們通過許多不同類型的轉(zhuǎn)換介質(zhì)對數(shù)據(jù)進行串行化和解串，從而充當來自外部世界的數(shù)據(jù)通信的橋梁。PHY 連接到通常集成在 FPGA 或 SoC 中的以太網(wǎng)媒體訪問控制器 (MAC)。當 SoC、ASIC 和 FPGA 等大型數(shù)字器件切換到較低的內(nèi)核電壓時，接口設(shè)計通常會遇到挑戰(zhàn)。當以低電壓運行時，集成式和獨立 MAC 通常無法支持更高的 I/O 電壓。系統(tǒng)設(shè)計人員通常需要解決 MAC 和 PHY 之間的 I/O 電平不匹配問題，同時仍保持接口的信號完整性。此外，簡化千兆位媒體獨立接口 (RGMII) 等以太網(wǎng)接口具有嚴格的時序要求，在較低電壓下更難以滿足這些要求。

本應(yīng)用簡報介紹了 RGMII 的時序要求，并展示了 TI 的高速 TXV 系列如何在克服 I/O 電壓不匹配的同時滿足 RGMII 時序要求。

RGMII 時序要求

RGMII 是在 MAC 與 PHY 之間使用的接口，可支持 10Mbps、100Mbps 和 1000Mbps 的速度。圖 1 顯示了 MAC 和 PHY 之間的連接。以 1000Mbps 速率運行時，由于數(shù)據(jù)以雙數(shù)據(jù)速率 (DDR) 信令處理，而較低的速度使用單數(shù)據(jù)速率 (SDR)，因此時序要求更嚴格。本應(yīng)用簡報中通篇使用 1000Mbps 時序，因為滿足此時序要求也會滿足 10Mbps 和 100Mbps 時序要求。

圖 1 MAC 和 PHY 之間的 RGMII 接口

表 1、圖 2 和圖 3 顯示了 RGMII 1.3 版和 2.0 版標準的時序要求。1.3 版規(guī)定必須在時鐘和數(shù)據(jù)線之間引入偏斜，通常約為 1.5ns 至 2.0ns。在 2.0 版中，可由 MAC 或 PHY 生成偏斜，并通過 T_setupT 和 T_holdT 給出。RGMII 2.0 版時序以紅色突出顯示。

圖 2 RGMII 1.3 和 2.0 版發(fā)送器時序圖

圖 3 RGMII 1.3 和 2.0 版接收器時序圖

TXV 時序優(yōu)勢

表 2 給出了 TXV 系列和 RGMII 標準之間的時序差異。下面的比較顯示，TXV 最壞情況下的時序不超過 RGMII 標準的最大時序參數(shù)。這給 MAC、PHY 和 PCB 留下了時序裕度，表明 TXV 產(chǎn)品系列適用于與 RGMII 連接，即使在 1000Mbps 的速率下也是如此。

結(jié)論

FPGA、SoC 和 ASIC 等處理器正朝著更低電壓 I/O 發(fā)展，通過降低功耗而使客戶受益。這會導致 I/O 電壓不匹配，但許多電平轉(zhuǎn)換器無法滿足嚴格的時序要求（例如上升/下降時間、通道間偏斜和偏斜敏感接口的占空比失真）。本應(yīng)用簡報展示了 TXV 電平轉(zhuǎn)換器系列如何彌合 I/O 電壓差距，同時還提供優(yōu)化的交流性能并滿足 RGMII 等低偏斜接口的嚴格時序要求。