后臺(tái)校準(zhǔn)是在 ADC 運(yùn)行期間進(jìn)行的連續(xù)過程。后臺(tái)校準(zhǔn)涉及連續(xù)使用未校準(zhǔn)的備用 ADC 內(nèi)核。校準(zhǔn)此備用 ADC 內(nèi)核后，ADC 內(nèi)核會(huì)與（其中一個(gè)）有效 ADC 內(nèi)核交換。因此，后臺(tái)校準(zhǔn)可在各種環(huán)境（例如快速變化的溫度）中實(shí)時(shí)保持 ADC 的精度。但是，后臺(tái)校準(zhǔn)比其他校準(zhǔn)模式消耗的功率更多，因?yàn)閭溆?ADC 內(nèi)核始終處于通電狀態(tài)，并且正在與有效 ADC 內(nèi)核進(jìn)行持續(xù)交換。

對(duì)于 ADC32RF55，后臺(tái)校準(zhǔn)功能在數(shù)據(jù)表中被稱為連續(xù)校準(zhǔn)。在連續(xù)校準(zhǔn)期間，五個(gè)內(nèi)部 ADC 內(nèi)核（每個(gè)通道）中的一個(gè)大約每 27ms 交換一次，如果器件以 3GSPS 運(yùn)行，則相當(dāng)于大約每 8100 萬個(gè)樣本交換一次。圖 3-4 比較了前臺(tái)校準(zhǔn)期間的內(nèi)部 ADC 內(nèi)核交換（前兩個(gè) GPIO1 脈沖表示兩個(gè)單獨(dú)的前臺(tái)校準(zhǔn)）與 ADC 內(nèi)核在連續(xù)校準(zhǔn)期間的交換方式（較長的 GPIO1 脈沖用于表示連續(xù)校準(zhǔn)）。

圖 3-4 后臺(tái)校準(zhǔn)期間的 ADC32RF55 內(nèi)核交換

必須通過寄存器字段使用 SPI 配置后臺(tái)校準(zhǔn)。某些器件（如 ADC12DJ5200RF）支持低功耗后臺(tái)校準(zhǔn) (LPBG) 模式（如先前的圖 2-1 所示），可降低后臺(tái)校準(zhǔn)期間的總功耗，但會(huì)增加器件電源的瞬態(tài)要求。在 ADC32RF55 實(shí)例中，可將 GPIO 配置為臨時(shí)凍結(jié)后臺(tái)校準(zhǔn)，從而在低活動(dòng)水平期間降低功率耗散。