ZHCSPH5C June 2022 – March 2023 UCC28C50 , UCC28C51 , UCC28C52 , UCC28C53 , UCC28C54 , UCC28C55 , UCC28C56H , UCC28C56L , UCC28C57H , UCC28C57L , UCC28C58 , UCC28C59 , UCC38C50 , UCC38C51 , UCC38C52 , UCC38C53 , UCC38C54 , UCC38C55
PRODUCTION DATA
在系統(tǒng)啟動(dòng)期間，VDD 電壓從 0V 開(kāi)始升高。在 VDD 電壓達(dá)到其相應(yīng)的導(dǎo)通閾值之前，IC 在 UVLO 模式下工作。在 UVLO 模式下工作期間，不會(huì)生成 VREF 引腳電壓。當(dāng) VDD 高于 1V 且低于導(dǎo)通閾值時(shí)，VREF 引腳被主動(dòng)拉至低電平。這樣一來(lái)，VREF 可以用作邏輯信號(hào)以指示 UVLO 模式。如果到 VDD 的偏置電壓降至 UVLO 關(guān)斷閾值以下，PWM 開(kāi)關(guān)停止，且 VREF 返回 0V。通過(guò)向 VDD 引腳施加大于 UVLO 導(dǎo)通閾值的電壓，可以重新啟動(dòng)器件。