ZHCSR78I July 2000 – June 2024 UCC28C40 , UCC28C41 , UCC28C42 , UCC28C43 , UCC28C44 , UCC28C45 , UCC38C40 , UCC38C41 , UCC38C42 , UCC38C43 , UCC38C44 , UCC38C45
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
在系統(tǒng)啟動(dòng)期間，VDD 電壓從 0V 開始升高。在 VDD 電壓達(dá)到其相應(yīng)的導(dǎo)通閾值之前，IC 在 UVLO 模式下工作。在 UVLO 模式下工作期間，不會(huì)生成 VREF 引腳電壓。當(dāng) VDD 高于 1V 且低于導(dǎo)通閾值時(shí)，VREF 引腳被主動(dòng)拉至低電平。這樣一來，VREF 可以用作邏輯信號(hào)以指示 UVLO 模式。如果到 VDD 的偏置電壓降至 UVLO 關(guān)斷閾值以下，則 PWM 開關(guān)會(huì)停止，且 VREF 恢復(fù)為 0V。通過向 VDD 引腳施加大于 UVLO 導(dǎo)通閾值的電壓，可以重新啟動(dòng)器件。