ZHCSYV7B July 2010 – September 2025 UCC28070-Q1
PRODUCTION DATA
VSENSE 輸入的主要目的是將輸出電壓反饋提供給電壓控制環(huán)路。因此,需要在輸出電容和 VSENSE 引腳之間設(shè)計(jì)并連接一個(gè)傳統(tǒng)的分壓電阻網(wǎng)絡(luò),以根據(jù) VSENSE 上的 3V 穩(wěn)壓電壓設(shè)置所需的輸出電壓。
UCC28070-Q1 的一個(gè)獨(dú)特之處在于,需要在指示器的 VIN 側(cè)同樣布置一個(gè)電阻分壓器網(wǎng)絡(luò)并連接到 VINAC 引腳。這為線性乘法器和電流合成器電路提供了所需的調(diào)整比例輸入電壓監(jiān)測(cè)。VINAC 網(wǎng)絡(luò)的實(shí)際電阻不必與 VSENSE 網(wǎng)絡(luò)完全相同,但兩個(gè)分壓網(wǎng)絡(luò)的衰減比 (kR) 必須相等,以保證 PFC 正常運(yùn)行。

在嘈雜的較大的環(huán)境中,在 VSENSE 和 VINAC 輸入端加上小型濾波電容可能會(huì)大有裨益,以避免過量噪聲引起的失穩(wěn)。如果應(yīng)用,RC 時(shí)間常數(shù)不得超過 VSENSE 輸入端的 100μs,以避免輸出瞬態(tài)響應(yīng)出現(xiàn)顯著延遲。RC 時(shí)間常數(shù)也不得超過 VINAC 輸入端的 100μs,以避免波形過零降級(jí)。通常,采用 3 / fPWM 的時(shí)間常數(shù)足以濾除 VSENSE 和 VINAC 上的典型噪聲。在具體應(yīng)用中,可能需要通過設(shè)計(jì)和測(cè)試迭代來確定最佳濾波量。