ZHCSMY0C April 2021 – September 2025 TXU0204-Q1
PRODUCTION DATA
標(biāo)準(zhǔn) CMOS 輸入為高阻抗，通常建模為與輸入電容并聯(lián)的電阻器，如節(jié) 6.5 中所示。最壞情況下的電阻是根據(jù)節(jié) 6.1中給出的最大輸入電壓和節(jié) 6.5中給出的最大輸入漏電流，使用歐姆定律 (R = V ÷ I) 計(jì)算得出的。
施密特觸發(fā)輸入架構(gòu)可提供由節(jié) 6.5中的 ΔVT 定義的遲滯，因而此器件能夠很好地耐受慢速或高噪聲輸入。較慢地驅(qū)動(dòng)輸入會(huì)增加器件的動(dòng)態(tài)電流消耗。有關(guān)施密特觸發(fā)輸入的更多信息，請(qǐng)參閱了解施密特觸發(fā)。