ZHCSLV0E September 2022 – July 2025 TLV1811 , TLV1812 , TLV1814 , TLV1821 , TLV1822 , TLV1824
PRODMIX
TLV182x 具有一個(gè)僅灌入的開漏（通常也被稱為集電極開路）輸出級，可將輸出邏輯電平上拉至一個(gè)外部電壓（0V 至 40V），而不受比較器電源電壓 (V+) 的影響。該開漏輸出允許對多個(gè)開漏輸出進(jìn)行邏輯或運(yùn)算和邏輯電平轉(zhuǎn)換。TI 建議將上拉電阻器電流設(shè)置為 100uA 至 1mA。較低的上拉電阻值有助于增加上升沿的上升時(shí)間，但代價(jià)是增加 VOL 和功耗。上升時(shí)間將取決于總上拉電阻和總負(fù)載電容的時(shí)間常數(shù)。較大的上拉電阻值 (>1MΩ) 由于輸出 RC 時(shí)間常數(shù)而產(chǎn)生指數(shù)上升沿，并增加上升時(shí)間。
直接將輸出短接至 V+ 可導(dǎo)致熱失控，并最終在高上拉電壓 (>12V) 下摧毀器件。如果可能發(fā)生輸出短路，建議使用一個(gè)串聯(lián)限流電阻器來限制功率耗散。
未使用的漏極開路輸出可保持懸空，如果不允許使用懸空引腳，也可以連接到 V- 引腳。