ZHCSXU0 January 2025 SN74LV8T139-EP
PRODUCTION DATA
器件設計用于需要極短傳播延遲時間的高性能存儲器解碼或數(shù)據(jù)路由應用。在高性能存儲系統(tǒng)中,此類解碼器有助于最大限度地消除系統(tǒng)解碼的影響。與使用高速使能電路的高速存儲器一同使用時,這些解碼器的延遲時間和存儲器的使能時間通常小于存儲器的典型存取時間。這意味著解碼器引起的有效系統(tǒng)延遲可以忽略不計。
器件在單個封裝中包含兩個獨立的 2 線至 4 線解碼器。低電平有效使能 (G) 輸入可在多路信號分離應用中用作數(shù)據(jù)線路。這些解碼器/多路信號分離器具有全緩沖輸入,每個輸入只代表其驅(qū)動電路的一個標準化負載。