ZHCSUJ0 January 2024 SN74LV6T17-EP
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
輸入信號(hào)必須超過 才能被視為邏輯低電平,超過 才能被視為邏輯高電平。不要超過絕對(duì)最大額定值 中的最大輸入電壓范圍。
未使用的輸入必須端接至 VCC 或地。如果輸入完全不使用,則可以直接端接未使用的輸入,如果有時(shí)要使用輸入,但并非始終使用,則可以使用上拉或下拉電阻器連接輸入。上拉電阻用于默認(rèn)高電平狀態(tài),下拉電阻用于默認(rèn)低電平狀態(tài)??刂破鞯尿?qū)動(dòng)電流、進(jìn)入 SN74LV6T17-EP 的漏電流(如電氣特性 中所規(guī)定)以及所需輸入轉(zhuǎn)換率會(huì)限制電阻大小。由于這些因素,通常使用 10kΩ 的電阻值。
有關(guān)此器件的輸入的附加信息,請(qǐng)參閱特性描述 部分。