ZHCSJL3B December 2018 – April 2024 SN74AXC4T245
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
為避免 I/O 上出現(xiàn)浮點(diǎn)輸入，該器件在所有數(shù)據(jù) I/O 上都具有典型值為 71kΩ 的集成弱下拉電阻。此功能可使所有輸入保持懸空狀態(tài)，而無需擔(dān)心輸出不穩(wěn)定或電流消耗增加。對(duì)于并非所有通道都已使用或需要固定為低電平的應(yīng)用，這還有助于減少外部元件數(shù)量。如果需要一個(gè)外部上拉電阻，它不應(yīng)大于 7kΩ，以避免與 71kΩ 內(nèi)部下拉電阻發(fā)生爭(zhēng)用。