ZHCSKQ4D August 2019 – January 2024 SN74AXC2T45
PRODUCTION DATA
標準 CMOS 輸入為高阻抗，通常建模為與輸入電容并聯(lián)的電阻器，如節(jié) 5.5 中所示。最壞情況下的電阻是根據(jù)節(jié) 5.1 中給出的最大輸入電壓和節(jié) 5.5 中給出的最大輸入漏電流，使用歐姆定律 (R = V ÷ I) 計算得出的。
施加到輸入端的信號需要具有快速的邊沿速率（由節(jié) 5.3 中的 Δt/Δv 定義），以避免過多的電流消耗和振蕩。如果需要緩慢或有噪聲的輸入信號，應(yīng)使用帶有施密特觸發(fā)輸入的器件在標準 CMOS 輸入之前調(diào)節(jié)輸入信號。