ZHCSTW1 November 2023 SN54SC2T74-SEP
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
SN54SC2T74-SEP 包含兩個獨立的 D 型正邊沿觸發(fā)式觸發(fā)器。將預設 (PRE) 輸入設為低電平,會輸出高電平。將清零 (CLR) 輸入設為低電平,會重新輸出低電平。預設和清零功能是異步的,并且不依賴于其他輸入的電平。當 PRE 和 CLR 處于非活動狀態(tài)(高電平)時,數(shù)據(jù) (D) 輸入處滿足設置時間要求的數(shù)據(jù)將傳輸?shù)綍r鐘 (CLK) 脈沖正向邊沿上的輸出(Q,Q)處。時鐘觸發(fā)在一定電壓電平下發(fā)生,并且不與輸入 (CLK) 信號的上升時間直接相關。經過保持時間間隔后,可以更改數(shù)據(jù) (D) 輸入處的數(shù)據(jù)而不影響輸出(Q,Q)處的電平。輸出電平以電源電壓 (VCC) 為基準,并且支持 1.8V、2.5V、3.3V 和 5V CMOS 電平。
該輸入經設計,具有較低閾值電路,支持較低電壓 CMOS 輸入的升壓轉換(例如 1.2V 輸入轉換為 1.8V 輸出或 1.8V 輸入轉換為 3.3V 輸出)。此外,5V 容限輸入引腳可實現(xiàn)降壓轉換(例如 3.3V 轉 2.5V 輸出)。
簡化邏輯圖