ZHCSWT1J August 1995 – April 2025 SN54ACT74 , SN74ACT74
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
預設(shè) (PRE) 或清零 (CLR) 輸入端的低電平將會設(shè)置或重置輸出，而不受其他輸入端的電平的影響。當 PRE 和 CLR 處于非活動狀態(tài)（高電平）時，數(shù)據(jù) (D) 輸入處滿足設(shè)置時間要求的數(shù)據(jù)將傳輸?shù)綍r鐘脈沖正向邊沿上的輸出處。時鐘觸發(fā)出現(xiàn)在一個特定電壓電平上，并且不與時鐘脈沖的上升時間直接相關(guān)。經(jīng)過保持時間間隔后，如果更改 D 處的數(shù)據(jù)，不會影響輸出端的電平。