ZHCSHY8 March 2018 LP87561-Q1 , LP87562-Q1 , LP87563-Q1 , LP87564-Q1 , LP87565-Q1
PRODUCTION DATA.
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 修訂歷史記錄
- 5 Device Comparison Table
- 6 Pin Configuration and Functions
- 7 Specifications
-
8 Detailed Description
- 8.1 Overview
- 8.2 Functional Block Diagram
- 8.3
Feature Descriptions
- 8.3.1 Multi-Phase DC/DC Converters
- 8.3.2 Sync Clock Functionality
- 8.3.3 Power-Up
- 8.3.4 Regulator Control
- 8.3.5 Enable and Disable Sequences
- 8.3.6 Device Reset Scenarios
- 8.3.7 Diagnosis and Protection Features
- 8.3.8 GPIO Signal Operation
- 8.3.9 Digital Signal Filtering
- 8.4 Device Functional Modes
- 8.5 Programming
- 8.6
Register Maps
- 8.6.1
Register Descriptions
- 8.6.1.1 OTP_REV
- 8.6.1.2 BUCK0_CTRL1
- 8.6.1.3 BUCK0_CTRL2
- 8.6.1.4 BUCK1_CTRL1
- 8.6.1.5 BUCK1_CTRL2
- 8.6.1.6 BUCK2_CTRL1
- 8.6.1.7 BUCK2_CTRL2
- 8.6.1.8 BUCK3_CTRL1
- 8.6.1.9 BUCK3_CTRL2
- 8.6.1.10 BUCK0_VOUT
- 8.6.1.11 BUCK0_FLOOR_VOUT
- 8.6.1.12 BUCK1_VOUT
- 8.6.1.13 BUCK1_FLOOR_VOUT
- 8.6.1.14 BUCK2_VOUT
- 8.6.1.15 BUCK2_FLOOR_VOUT
- 8.6.1.16 BUCK3_VOUT
- 8.6.1.17 BUCK3_FLOOR_VOUT
- 8.6.1.18 BUCK0_DELAY
- 8.6.1.19 BUCK1_DELAY
- 8.6.1.20 BUCK2_DELAY
- 8.6.1.21 BUCK3_DELAY
- 8.6.1.22 GPIO2_DELAY
- 8.6.1.23 GPIO3_DELAY
- 8.6.1.24 RESET
- 8.6.1.25 CONFIG
- 8.6.1.26 INT_TOP1
- 8.6.1.27 INT_TOP2
- 8.6.1.28 INT_BUCK_0_1
- 8.6.1.29 INT_BUCK_2_3
- 8.6.1.30 TOP_STAT
- 8.6.1.31 BUCK_0_1_STAT
- 8.6.1.32 BUCK_2_3_STAT
- 8.6.1.33 TOP_MASK1
- 8.6.1.34 TOP_MASK2
- 8.6.1.35 BUCK_0_1_MASK
- 8.6.1.36 BUCK_2_3_MASK
- 8.6.1.37 SEL_I_LOAD
- 8.6.1.38 I_LOAD_2
- 8.6.1.39 I_LOAD_1
- 8.6.1.40 PGOOD_CTRL1
- 8.6.1.41 PGOOD_CTRL2
- 8.6.1.42 PGOOD_FLT
- 8.6.1.43 PLL_CTRL
- 8.6.1.44 PIN_FUNCTION
- 8.6.1.45 GPIO_CONFIG
- 8.6.1.46 GPIO_IN
- 8.6.1.47 GPIO_OUT
- 8.6.1
Register Descriptions
- 9 Application and Implementation
- 10Power Supply Recommendations
- 11Layout
- 12器件和文檔支持
- 13"機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RNF|26
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購信息
3 說明
LP8756x-Q1 器件專為滿足各種汽車電源 應(yīng)用中最新處理器和平臺的電源管理要求而設(shè)計(jì)。該器件包含四個(gè)降壓直流/直流轉(zhuǎn)換器內(nèi)核，這些內(nèi)核可配置為 1 個(gè)四相輸出、1 個(gè)三相和 1 個(gè)單相輸出、2 個(gè)兩相輸出、1 個(gè)兩相和 2 個(gè)單相輸出，或者 4 個(gè)單相輸出。該器件由 I2C 兼容串行接口和使能信號進(jìn)行控制。
自動(dòng)脈寬調(diào)制 (PWM) 到脈頻調(diào)制 (PFM) 操作（AUTO 模式）與自動(dòng)增相和切相相結(jié)合，可在較寬輸出電流范圍內(nèi)最大限度地提高效率。LP8756x-Q1 支持對多相位輸出的遠(yuǎn)程差分電壓檢測，可補(bǔ)償穩(wěn)壓器輸出與負(fù)載點(diǎn) (POL) 之間的 IR 壓降，從而提高輸出電壓的精度。此外，可以強(qiáng)制開關(guān)時(shí)鐘進(jìn)入 PWM 模式以及將其與外部時(shí)鐘同步，從而最大限度地降低干擾。
LP8756x-Q1 器件支持在不添加外部電流檢測電阻器的情況下進(jìn)行負(fù)載電流測量。該器件還支持與使能信號同步的可編程啟動(dòng)與關(guān)斷延遲和序列。這些序列可能包括用于控制外部穩(wěn)壓器、負(fù)載開關(guān)和處理器復(fù)位的 GPIO 信號。在啟動(dòng)和電壓變化期間，該器件會(huì)對輸出壓擺率進(jìn)行控制，從而最大限度地減小輸出電壓過沖和浪涌電流。
器件信息(1)
| 器件型號 | 封裝 | 封裝尺寸（標(biāo)稱值） |
|---|---|---|
| LP87561-Q1 | VQFN-HR (26) | 4.50mm × 4.00mm |
| LP87562-Q1 | ||
| LP87563-Q1 | ||
| LP87564-Q1 | ||
| LP87565-Q1 |
- 如需了解所有可用封裝，請參閱數(shù)據(jù)表末尾的可訂購產(chǎn)品附錄。
效率與輸出電流間的關(guān)系
