ZHCSIB5J February 2001 – November 2016 LMV712-N , LMV712-N-Q1
PRODUCTION DATA.
軌至軌輸入通過并行使用一個(gè) NMOS 差動(dòng)對(duì)（MN1 和 MN2）和一個(gè) PMOS 差動(dòng)對(duì)（MP1 和 MP2）實(shí)現(xiàn)。當(dāng)共模輸入電壓 (VCM) 接近 V+ 時(shí)，NMOS 對(duì)開啟且 PMOS 對(duì)關(guān)閉。當(dāng) VCM 接近 V− 時(shí)，NMOS 對(duì)關(guān)閉且 PMOS 對(duì)開啟。當(dāng) VCM 介于 V+ 和 V− 之間時(shí)，內(nèi)部邏輯可判定每個(gè)差動(dòng)對(duì)將獲得的電流量。這種專用邏輯可確保放大器在整個(gè)共模電壓范圍內(nèi)實(shí)現(xiàn)穩(wěn)定且低失真度的運(yùn)算。
由于兩個(gè)輸入級(jí)都具有自己的失調(diào)電壓 (VOS) 特征，所以 LMV712-N 失調(diào)電壓是 VCM 的一個(gè)函數(shù)。VOS 在 V− 上面 1.4V 的位置有一個(gè)交點(diǎn)。（參閱Figure 3）。當(dāng)輸入信號(hào)幅值與 VOS 值相當(dāng)或設(shè)計(jì)需要高精度時(shí)，應(yīng)格外謹(jǐn)慎。在這些情況下，輸入信號(hào)必須避過切換點(diǎn)。
從輸入差動(dòng)對(duì)流出的電流通過雙重折疊共源共柵放大器級(jí)（Q1、Q2、Q3、Q4）鏡像至 AB 類控制區(qū)塊中。該電路會(huì)生成電壓增益，定義運(yùn)算放大器的主極點(diǎn)并限制輸出級(jí)上流動(dòng)的最大電流。MN3 會(huì)引入電壓電平位移，并充當(dāng)實(shí)現(xiàn)高阻抗到低阻抗轉(zhuǎn)換的緩沖器。
輸出級(jí)由采用共源極或發(fā)射極配置的 PMOS 和 NPN 晶體管組成，可提供軌至軌輸出偏移。
MN4 晶體管可確保 LMV712-N 在處于關(guān)斷模式時(shí)的輸出保持在接近 V− 的水平。