ZHCSYM4 July 2025 LMR60460-Q1
ADVMIX
7.3.8 電源正常功能
LMR60460-Q1 的電源正常功能可用于在輸出電壓超出調(diào)節(jié)范圍時復位系統(tǒng)微處理器，或有助于對下游元件進行電源時序控制。該功能是一項可選功能，通過在 PG 引腳和出色的電壓電源之間包含一個上拉電阻器來實現(xiàn)。有關上拉基準電壓的建議范圍，另請參閱 建議運行條件。
在軟啟動序列完成后以及輸入電壓上升至 VIN(PG-VALID) 以上后，電源正常輸出有效。滿足這兩個條件后，PG 和 GND 之間的電壓指示輸出電壓是否處于調(diào)節(jié)范圍內(nèi)。邏輯高電平信號指示輸出電壓處于調(diào)節(jié)范圍內(nèi)，而邏輯低電平信號表示輸出電壓不在調(diào)節(jié)范圍內(nèi)。該設計包含一個抗尖峰脈沖濾波器，以確保輸出電壓上的雜散尖峰脈沖不會影響 PG 引腳輸出。
在以下情況下，PG 引腳會被拉低：
- 輸出電壓高于 PGOOD 過壓上升閾值 (VPG-OVP(R)) 的持續(xù)時間至少為 tPG-DEGLITCH
- 輸出電壓下降到低于 PGOOD 欠壓下降閾值 (VPG-UVP(F)) 的持續(xù)時間至少為 tPG-DEGLITCH
在輸出端故障條件下將 PG 引腳拉至低電平后，PG 引腳電壓必須保持低電平至少 tPG-DEASSERT 或大約 2ms（典型值）。經(jīng)過 tPG-DEASSERT 之后，必須滿足以下條件之一才能上拉 PG 引腳電壓：
- 假設從欠壓故障中恢復，輸出電壓必須上升至高于 PGOOD 欠壓上升閾值 (VPG-UVP(R))，并且保持在過壓上升閾值 (VPG-OVP(R)) 以下的持續(xù)時間至少為 tPG-DEGLITCH。
- 假設從過壓故障中恢復，輸出電壓必須下降至低于 PGOOD 過壓下降閾值 (VPG-OVP(F))，并且保持在欠壓下降閾值 (VPG-UVP(F)) 以上的持續(xù)時間至少為 tPG-DEGLITCH。
圖 7-5 電源正常閾值