ZHCSLK1D February 2022 – November 2024 LMQ66410-Q1 , LMQ66420-Q1 , LMQ66430-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件比較表
- 5 引腳配置和功能
- 6 規(guī)格
- 7 詳細說明
- 8 應(yīng)用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RXB|14
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
訂購信息
7.3.3 電源正常輸出運行
當輸出電壓超出穩(wěn)壓范圍時，使用器件的 PG 引腳的電源正常特性可用于復(fù)位系統(tǒng)微處理器。該開漏輸出在電流限值和熱關(guān)斷等器件故障條件下以及正常啟動期間保持低電平。干擾濾波器可防止在輸出電壓的短時偏移（例如在線路和負載瞬態(tài)期間）時出現(xiàn)錯誤標志。持續(xù)時間少于 tRESET_FILTER 的輸出電壓偏移不會觸發(fā)電源正常標志。通過參考圖 7-7，可以更好地理解電源正常運行。表 7-2 提供了 PG 運行的更詳細的細目列表。在這里，VPGUV 被定義為 PGUV 縮放版本的 VOUT（目標穩(wěn)定輸出電壓），VPGHYST 被定義為 PGHYST 縮放版本的 VOUT，其中 PGUV 和 PGHYST 都列在電氣特性 中。在初始上電期間，從觸發(fā) VEN-VOUT 到電源正常標志為高電平之間的總延遲為 8.5ms（典型值）。該延遲僅在器件啟動期間發(fā)生，在電源正常功能的任何其他正常運行期間不會發(fā)生。當 EN 拉低時，電源正常標志輸出也被強制為低電平。在 EN 為低電平時，只要輸入電壓 VPG-VAL 大于 1.5V（最大值），電源正常輸出就保持有效。
電源正常輸出方案包含一個開漏 N 溝道 MOSFET，需要一個外部上拉電阻連接到合適的邏輯電源。還可以根據(jù)需要通過適當?shù)碾娮杵鲗㈦娫凑］敵龇桨干侠?VCC 或 VOUT。如果不需要此功能，PG 引腳可以保持開路或接地。將流入該引腳的電流限制為 ≤ 4mA。
圖 7-7 電源正常運行（不包括 OV 事件）| 故障條件啟動 | 故障條件結(jié)束（在此之后，必須經(jīng)過 tPG_ACT 才能釋放 PG 輸出） |
|---|---|
| VOUT < VPGUV 且 t > tRESET_FILTER | 穩(wěn)壓輸出電壓： VPGUV + VPGHYST < VOUT < VPGOV – VPGHYST |
| VOUT > VPGOV 且 t > tRESET_FILTER | 穩(wěn)壓輸出電壓 |
| TJ > TSD(trip) | TJ < TSD(trip) – TSD(hyst) 且穩(wěn)壓輸出電壓 |
| EN < VEN-VOUT – VEN-HYST | EN > VEN-VOUT 且穩(wěn)壓輸出電壓 |