如果使用 ISOM8710，則不需要 R_L 元件。由于 ISOM8711 具有集電極開路輸出引腳，因此傳輸邏輯高電平信號需要一個上拉電阻器 R_L，它將 OUT 連接到 V_CC。當(dāng)線路未由集電極開路 OUT 引腳驅(qū)動為低電平時，該上拉電阻器將線路上拉為高電平。對于使用 ISOM8711 的系統(tǒng)而言，R_L 的值是一個重要的設(shè)計考慮因素，因為值過低（強上拉）會導(dǎo)致過多的功率耗散，而值過高（弱上拉）會導(dǎo)致高頻時發(fā)生信號損失。下文提供了上拉電阻計算公式。

第 1 步：計算最小 R_L

R_L 值過小會使 ISOM8711 的 OUT 引腳無法驅(qū)動低電平信號。因此，最小 R_L 的公式是 V_CC、V_IL（可由所連接器件的輸入緩沖器讀取為低電平信號的最大電壓電平）和 I_OS（在低電平信號狀態(tài)下可灌入的最大輸出電流）的函數(shù)，如方程式 5 所示。

大多數(shù) CMOS 輸入器件都具有與電源成函數(shù)關(guān)系的最大 V_IL 閾值（例如，為 V_CC 電平的 30%），而 TTL 輸入器件可以具有固定的 V_IL 閾值（如 0.8V），而無論電源為何。

例如，V_CC = 3.3V，最大 V_IL 為 0.99V，最大 I_OS 為 13mA，最小 R_L 的計算公式如下：

第 2 步：計算最大 R_L

根據(jù)標準上升時間規(guī)格，最大上拉電阻受 OUT 信號線的負載和布線電容 C_L 的限制。如果上拉電阻值過高，則信號線在再次被拉低之前無法上升到邏輯高電平。因此，要計算最大合適 R_L 值，必須首先使用方程式 7 根據(jù)以數(shù)據(jù)速率周期百分比表示的最大允許上升時間以及要傳輸信號的最大數(shù)據(jù)速率計算最大允許上升時間 t_R。

可以將此上升時間設(shè)置為等于發(fā)生 10% 到 90% 轉(zhuǎn)換所需的時間常數(shù)因子，并求解電阻值，如方程式 8 所示：

例如，如果上升時間可以占據(jù) 10Mbps 信號周期的 15%，則上升時間（以秒為單位）的計算公式如下：

如果上升時間為 30ns，典型負載電容為 2pF，則最大 R_L 的計算公式如下：

第 3 步：選擇介于 R_{L (min)} 和 R_{L (max)} 之間的 R_L

所選的 R_L 值必須介于計算得出的 R_{L [min]} 和 R_{L [max]} 值之間，以滿足設(shè)計標準。較低的值可實現(xiàn)更快的信號傳輸或產(chǎn)生更高的負載和布線電容，而較高的值消耗更低的功耗。