ZHCSXH8W September 2007 – October 2025 ISO7240C , ISO7240CF , ISO7240M , ISO7241C , ISO7241M , ISO7242C , ISO7242M
PRODUCTION DATA
圖 4-1 ISO7240CF DW 封裝16 引腳 SOIC頂視圖
圖 4-3 ISO7241C DW 封裝16 引腳 SOIC頂視圖
圖 4-2 ISO7240C DW 封裝16 引腳 SOIC頂視圖
圖 4-4 ISO7242C DW 封裝16 引腳 SOIC頂視圖| 引腳 | 類型(1) | DESCRIPTION3 | ||||
|---|---|---|---|---|---|---|
| 名稱 | 編號 | |||||
| ISO7240CF | ISO7240C |
ISO7241C |
ISO7242C |
|||
| CTRL | 10 | — | — | — | I | 失效防護輸出控制。當(dāng) DISABLE 為高電平或 VCC1 斷電時,輸出狀態(tài)由 CTRL 引腳確定。當(dāng) CTRL 為高電平或開路時,輸出為高電平;當(dāng) CTRL 為低電平時,輸出為低電平。 |
| DISABLE | 7 | — | — | — | I | 輸入禁用。當(dāng) DISABLE 為高電平時,禁用所有輸入引腳;當(dāng) DISABLE 為低電平或開路時,啟用所有輸入引腳。 |
| EN | — | 10 | — | — | I | 輸出使能。當(dāng) EN 為高電平或開路時,啟用所有輸出引腳,當(dāng) EN 為低電平時,禁用所有輸出引腳。 |
| EN1 | — | — | 7 | 7 | I | 輸出使能 1。EN1 為高電平或開路時,啟用 1 側(cè)的輸出引腳;當(dāng) EN1 為低電平時,禁用 1 側(cè)的輸出引腳。 |
| EN2 | — | — | 10 | 10 | I | 輸出使能 2。EN2 為高電平或開路時,啟用 2 側(cè)的輸出引腳;當(dāng) EN2 為低電平時,禁用 2 側(cè)的輸出引腳。 |
| GND1 | 2、8 | 2、8 | 2、8 | 2、8 | — | VCC1 的接地連接 |
| GND2 | 9、15 | 9、15 | 9、15 | 9、15 | — | VCC2 的接地連接 |
| INA | 3 | 3 | 3 | 3 | I | 輸入,通道 A |
| INB | 4 | 4 | 4 | 4 | I | 輸入,通道 B |
| INC | 5 | 5 | 5 | 12 | I | 輸入,通道 C |
| IND | 6 | 6 | 11 | 11 | I | 輸入,通道 D |
| NC | — | 7 | — | — | — | 無連接引腳懸空且無內(nèi)部連接 |
| OUTA | 14 | 14 | 14 | 14 | O | 輸出,通道 A |
| OUTB | 13 | 13 | 13 | 13 | O | 輸出,通道 B |
| OUTC | 12 | 12 | 12 | 5 | O | 輸出,通道 C |
| OUTD | 11 | 11 | 6 | 6 | O | 輸出,通道 D |
| VCC1 | 1 | 1 | 1 | 1 | — | 電源,VCC1 |
| VCC2 | 16 | 16 | 16 | 16 | — | 電源,VCC2 |