ZHCSX44 September 2024 DDS39RF12 , DDS39RFS12
PRODUCTION DATA
DDS39RF12 和 'RFS12 在多普勒雷達(dá)、量子計算和無線測試等應(yīng)用中的主要優(yōu)勢之一是能夠直接合成極低相位噪聲信號,一直到 X 頻段 (12GHz)。為了充分利用 DAC 的超低附加相位噪聲,需要一個高性能的時鐘。
在大多數(shù)系統(tǒng)中,尺寸、重量、面積、功率和成本 (SWAP-C) 的影響同樣重要。這意味著每個系統(tǒng)架構(gòu)師必須根據(jù)系統(tǒng)要求在性能與整體系統(tǒng) SWAP-C 之間進(jìn)行權(quán)衡。在本節(jié)中,我們介紹了三個基于 SWAP-C 與性能權(quán)衡的時鐘示例。
圖 8-6 展示了由集成 PLL+VCO、具有外部高性能 VCO 的集成 PLL 和完全分立式高性能模擬 PLL 生成的 8GHz 采樣時鐘的相位噪聲圖。所有示例均假設(shè)基準(zhǔn)時鐘作為合成器的輸入提供,其涵蓋范圍很廣,從低成本表面貼裝晶體振蕩器一直到非常昂貴的參考子系統(tǒng),不一而足。還提供了 8GHz 時的 DDS39RF12 和 'RFS12 附加相位噪聲進(jìn)行比較,即使對于模擬 PLL,在低于 5MHz 的偏移頻率下,時鐘相位噪聲也會降低 DDS39RF12 和 'RFS12 輸出相位噪聲。