ZHCSTV1A November 2023 – March 2024 DAC39RF10EF , DAC39RFS10EF
PRODUCTION DATA
對于更高的采樣率,有多個選項可用。首先,可以選擇直接在所需頻率下工作的 DRO,并可以相應(yīng)地修改乘法器鏈和/或基準(zhǔn)頻率。
另一種方法是使用分頻器和混頻器將 APLL 輸出轉(zhuǎn)換為新的更高頻率。圖 8-11 顯示了 10GHz 時鐘合成器的示例。它使用上述相同的基準(zhǔn)乘法器鏈和 APLL,并增加了一個混合級,可將 DAC 時鐘從 8GHz 轉(zhuǎn)換為 10GHz。
LMX1204 可用作緩沖器、乘法器或分頻器。在本例中,LMX1204 用于將 8GHz APLL 輸出進行 4 分頻,然后與輸入混合,以將時鐘轉(zhuǎn)換為 10GHz。混頻后需要帶通濾波器來消除 LO 饋通和不良混頻產(chǎn)物。圖 8-12 顯示了 8GHz 調(diào)整至 10GHz 的輸入以及混頻后產(chǎn)生的 10GHz。
與基準(zhǔn)乘法器鏈一樣,為了獲得理想的相位噪聲,在選擇元件和工作點時必須特別小心。通過在饋送混頻器的 IF 輸入之前將兩個 LMX1204 輸出組合在一起,可以發(fā)現(xiàn)本底噪聲略有改善。