ZHCSVK2 March 2024 DAC39RF10-SEP , DAC39RF10-SP , DAC39RFS10-SEP , DAC39RFS10-SP
PRODMIX
該器件使用 JESD204C 高速串行接口將數(shù)據(jù)從邏輯器件傳輸?shù)浇邮?DAC。器件串行通道能夠以 8b/10b 編碼和 64b/66b 編碼運(yùn)行。使用 8b/10b 編碼的 JESD204C 格式向后兼容現(xiàn)有的 JESD204B 接收器。最多可使用 16 個(gè)通道來(lái)降低與速度受限邏輯器件連接時(shí)的通道速率。8b/10b 和 64b/66b 編碼之間存在一些差異,本節(jié)將重點(diǎn)介紹這些差異。圖 7-50 展示了 8b/10b 編碼 JESD204C 接口的簡(jiǎn)化方框圖,圖 7-51 展示了 64b/66b 編碼 JESD204C 接口的簡(jiǎn)化方框圖。
圖 7-50 具有 8b/10b 編碼的簡(jiǎn)化 JESD204C 接口圖該器件并不支持 JESD204C 的所有可選特性。表 7-15 中提供了支持的特性和不支持的特性的列表
| 字母標(biāo)識(shí)符 | 特性 | 器件是否支持? |
|---|---|---|
| a | 8b/10b 鏈路層 | 是 |
| b | 64b/66b 鏈路層 | 是 |
| c | 64b/80b 鏈路層 | 否 |
| d | 使用 64b/66b 或 64b/80b 鏈路層時(shí)的命令通道 | 否 |
| e | 使用 64b/66b 或 64b/80b 鏈路層時(shí)的正向糾錯(cuò) (FEC) | 否 |
| f | 使用 64b/66b 或 64b/80b 鏈路層時(shí)的 CRC3 | 否 |
| g | 使用 8b/10b 鏈路層時(shí)的物理 SYNC 引腳 | 是 |
| h | 子類 0 | 是 |
| i | 子類 1 | 是 |
| j | 子類 2 | 否 |
| k | 單個(gè)鏈路中的通道對(duì)齊 | 是 |
| l | 子類 1,通過(guò) MULTIREF 信號(hào)支持多點(diǎn)鏈路上的通道對(duì)齊 | 否 |
| m | SYNC 接口時(shí)序與 JESD204A 兼容 | 是 |
| n | SYNC 接口時(shí)序與 JESD204B 兼容 | 是 |
表 7-16 中簡(jiǎn)要總結(jié)了 JESD204C 接口中使用的各種信號(hào)以及相關(guān)器件引腳名稱以供參考。
| 信號(hào)名稱 | 器件引腳名稱 | 說(shuō)明 |
|---|---|---|
| 數(shù)據(jù) | [15:0]SRX± | 8b/10b 或 64b/66b 編碼后的高速串行化數(shù)據(jù),該數(shù)據(jù)由串行器/解串器接收器接收。 |
| SYNC | SYNC | 鏈路初始化信號(hào)(握手),切換為低電平以啟動(dòng)代碼組同步 (CGS) 過(guò)程。不用于 64B/66B 編碼模式。 |
| 器件時(shí)鐘 | CLK+、CLK- | DAC 采樣時(shí)鐘,也用于為數(shù)字邏輯和串行器/解串器接收器計(jì)時(shí)。 |
| SYSREF | SYSREF+、SYSREF– | 用于確定性復(fù)位每個(gè) JESD204C 器件中的內(nèi)部本地多幀時(shí)鐘 (LMFC) 或本地?cái)U(kuò)展多塊時(shí)鐘 (LEMC) 計(jì)數(shù)器的系統(tǒng)計(jì)時(shí)參考 |