ZHCSV46J July 2007 – June 2025 CDCE925 , CDCEL925
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
- 6 參數(shù)測量信息
- 7 詳細說明
- 8 寄存器映射
- 9 應(yīng)用和實施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- PW|16
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
訂購信息
8.1 SDA/SCL 配置寄存器
用戶可配置時鐘輸入、控制引腳、PLL 和輸出級。以下各表和說明介紹了 CDCEx925 的可編程功能。所有設(shè)置均可使用 SDA/SCL 總線手動寫入器件，或者使用 TI Pro-Clock 軟件輕松進行編程。用戶可通過 TI Pro-Clock 軟件快速執(zhí)行所有設(shè)置，并自動計算值以實現(xiàn)最低抖動的優(yōu)化性能。
以下頁面中“配置寄存器”表格中灰色高亮顯示的位屬于控制終端寄存器。用戶最多可以預定義八種不同的控制設(shè)置。然后，可以通過外部控制引腳 S0、S1 和 S2 選擇這些設(shè)置（請參閱 控制終端設(shè)置）。
表 8-2 配置寄存器、外部控制終端
| Y1 | PLL1 設(shè)置 | PLL2 設(shè)置 | ||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 外部控制引腳 | 輸出 選擇 | 頻率 選擇 | SSC 選擇 | 輸出 選擇 | 頻率 選擇 | SSC 選擇 | 輸出 選擇 | |||
| S2 | S1 | S0 | Y1 | FS1 | SSC1 | Y2Y3 | FS2 | SSC2 | Y4Y5 | |
| 0 | 0 | 0 | 0 | Y1_0 | FS1_0 | SSC1_0 | Y2Y3_0 | FS2_0 | SSC2_0 | Y4Y5_0 |
| 1 | 0 | 0 | 1 | Y1_1 | FS1_1 | SSC1_1 | Y2Y3_1 | FS2_1 | SSC2_1 | Y4Y5_1 |
| 2 | 0 | 1 | 0 | Y1_2 | FS1_2 | SSC1_2 | Y2Y3_2 | FS2_2 | SSC2_2 | Y4Y5_2 |
| 3 | 0 | 1 | 1 | Y1_3 | FS1_3 | SSC1_3 | Y2Y3_3 | FS2_3 | SSC2_3 | Y4Y5_3 |
| 4 | 1 | 0 | 0 | Y1_4 | FS1_4 | SSC1_4 | Y2Y3_4 | FS2_4 | SSC2_4 | Y4Y5_4 |
| 5 | 1 | 0 | 1 | Y1_5 | FS1_5 | SSC1_5 | Y2Y3_5 | FS2_5 | SSC2_5 | Y4Y5_5 |
| 6 | 1 | 1 | 0 | Y1_6 | FS1_6 | SSC1_6 | Y2Y3_6 | FS2_6 | SSC2_6 | Y4Y5_6 |
| 7 | 1 | 1 | 1 | Y1_7 | FS1_7 | SSC1_7 | Y2Y3_7 | FS2_7 | SSC2_7 | Y4Y5_7 |
| 地址偏移(1) | 04h | 13h | 10h–12h | 15h | 23h | 20h–22h | 25h | |||
表 8-3 通用配置寄存器
| 偏移(1) | 位(2) | 首字母縮寫詞 | 默認值(3) | 說明 | ||||
|---|---|---|---|---|---|---|---|---|
| 00h | 7 | E_EL | Xb | 器件標識（只讀）：1 為 CDCE925（3.3V 輸出）、0 為 CDCEL925（1.8V 輸出） | ||||
| 6:4 | RID | Xb | 修訂標識號（只讀） | |||||
| 3:0 | VID | 1h | 供應(yīng)商標識號（只讀） | |||||
| 01h | 7 | – | 0b | 保留 - 始終寫入 0 | ||||
| 6 | EEPIP | 0b | EEPROM 編程狀態(tài) 4：(4)（只讀） | 0 – EEPROM 編程完成 1 – EEPROM 處于編程模式 | ||||
| 5 | EELOCK | 0b | 永久鎖定 EEPROM 數(shù)據(jù)(5) | 0 – EEPROM 未鎖定 1 – EEPROM 永久鎖定 | ||||
| 4 | PWDN | 0b | 器件斷電（覆蓋 S0/S1/S2 設(shè)置；配置寄存器設(shè)置保持不變） 注意：EEPROM 中的 PWDN 不能設(shè)為 1。 0 – 器件處于運行狀態(tài)（啟用所有 PLL 和所有輸出） 1 – 器件斷電（所有 PLL 處于斷電狀態(tài)，所有輸出處于高阻抗狀態(tài)） | |||||
| 3:2 | INCLK | 00b | 輸入時鐘選擇： | 00 – Xtal ?01 – VCXO ? 10 – LVCMOS?1 – 保留 | ||||
| 1:0 | SLAVE_ADR | 00b | 從接收器地址的地址位 A0 和 A1 | |||||
| 02h | 7 | M1 | 1b | 輸出 Y1 的時鐘源選擇： | 0 – 輸入時鐘 1 – PLL1 時鐘 | |||
| 6 | SPICON | 0b | 引腳 14/15 的運行模式選擇(6) 0 – 串行編程接口 SDA（引腳 15）和 SCL（引腳 14） 1 – 控制引腳 S1（引腳 15）和 S2（引腳 14） | |||||
| 5:4 | Y1_ST1 | 11b | Y1-狀態(tài) 0/1 定義 00 – 器件斷電（所有 PLL 處于斷電狀態(tài)且所有輸出處于三態(tài)） 01 – Y1 禁用且輸出處于高阻抗狀態(tài) 10 – Y1 禁用且輸出為低電平 11 – Y1 啟用 | |||||
| 3:2 | Y1_ST0 | 01b | ||||||
| 1:0 | Pdiv1 [9:8] | 001h | 10 位 Y1 輸出分頻器 Pdiv1： | 0 – 分頻器復位和待機 1 至 1023 – 分頻器值 | ||||
| 03h | 7:0 | Pdiv1 [7:0] | ||||||
| 04h | 7 | Y1_7 | 0b | Y1_ST0/Y1_ST1 狀態(tài)選擇(7) | ||||
| 6 | Y1_6 | 0b | 0 – State0（由 Y1_ST0 預定義） 1 – State1（由 Y1_ST1 預定義） | |||||
| 5 | Y1_6 | 0b | ||||||
| 4 | Y1_6 | 0b | ||||||
| 3 | Y1_6 | 0b | ||||||
| 2 | Y1_6 | 0b | ||||||
| 1 | Y1_6 | 0b | ||||||
| 0 | Y1_6 | 0b | ||||||
| 05h | 7:3 | XCSEL | 0Ah | 晶體負載電容器選擇(8) | 00h – 0pF 01h – 1pF 02h – 2pF ： 14h 至 1Fh –20pF |  | ||
| 2:0 | 0b | 保留 - 請勿寫入 0 以外的數(shù)字。 | ||||||
| 06h | 7:1 | BCOUNT | 30h | 7 位字節(jié)計數(shù)（定義下一次 塊讀取 傳輸時從該器件發(fā)送的字節(jié)數(shù)）；必須讀取所有字節(jié)才能正確完成讀取周期。 | ||||
| 0 | EEWRITE | 0b | 啟動 EEPROM 寫入周期(9) | 0 – 無 EEPROM 寫入周期 1 – 啟動 EEPROM 寫入周期（內(nèi)部寄存器保存至 EEPROM） | ||||
| 07h-0Fh | — | 0h | 保留 - 請勿寫入 0 以外的數(shù)字 | |||||
(1) 寫入 30h 以上的數(shù)據(jù)可能會影響器件功能。
(2) 所有數(shù)據(jù)的傳輸都是 MSB 優(yōu)先
(3) 除非是特定于客戶的設(shè)置
(4) 在 EEPROM 編程期間，在編程序列完成之前，不允許通過 SDA/SCL 總線向器件發(fā)送任何數(shù)據(jù)。但是，可以在編程序列期間讀取數(shù)據(jù)（字節(jié)讀取 或 塊讀取）。
(5) 如果該位在 EEPROM 中設(shè)置為高電平，則 EEPROM 中的實際數(shù)據(jù)將永久鎖定。無法進行進一步編程。但是，仍可以通過 SDA/SCL 總線將數(shù)據(jù)寫入內(nèi)部寄存器，以動態(tài)更改器件功能。但新數(shù)據(jù)無法再保存到 EEPROM。EELOCK 僅在寫入 EEPROM 時有效。
(6) 只有在寫入 EEPROM 時，控制引腳 的選擇才有效。一旦寫入 EEPROM，串行編程引腳將不再可用。但是，如果 VDDOUT 被強制設(shè)為 GND，則兩個控制引腳 S1 和 S2 將暫時用作串行編程引腳 (SDA/SCL)，并且兩個從接收器地址位復位為 A0 = 0 和 A1 = 0。
(7) 這些位屬于控制終端寄存器。用戶最多可以預定義八種不同的控制設(shè)置。然后，可通過外部控制引腳 S0、S1 和 S2 選擇這些設(shè)置。
(8) 要實現(xiàn)最佳的時鐘性能，必須使用內(nèi)部負載電容器（C1、C2）。外部電容器僅能用于對 CL 進行少量 pF 的微調(diào)。對于 0pF 至 20pF 的總晶體負載范圍，可使用 1pF 的分辨率對 CL 值進行編程。如果 CL > 20pF，請使用額外的外部電容器。此外，必須考慮器件輸入電容的值，它將始終為所選的 CL 添加 1.5pF (6pF/2pF)。有關(guān) VCXO 配置和晶體的更多建議信息，請參閱應(yīng)用說明 面向 CDCE(L)9xx 系列的 VCXO 應(yīng)用指南 (SCAA085)。
(9) 注意：EEPROM 寫入位必須最后發(fā)送。這樣可以確認所有內(nèi)部寄存器的內(nèi)容都已被存入 EEPROM。EEWRITE 周期通過 EEWRITE 位的上升沿啟動。靜態(tài)高電平不會觸發(fā) EEPROM 寫入周期。編程完成后，EEWRITE 位必須復位為低電平。可以讀取 EEPIP 來監(jiān)控編程狀態(tài)。如果 EELOCK 設(shè)為高電平，則無法進行 EEPROM 編程。
表 8-4 PLL1 配置寄存器
| 偏移(1) | 位(2) | 首字母縮寫詞 | 默認值(3) | 說明 | |||
|---|---|---|---|---|---|---|---|
| 10h | 7:5 | SSC1_7 [2:0] | 000b | SSC1：PLL1 SSC 選擇（調(diào)制量）。(4) | |||
| 4:2 | SSC1_6 [2:0] | 000b | 向下 000（關(guān)） 001 – 0.25% 010 – 0.5% 011 – 0.75% 100 – 1.0% 101 – 1.25% 110 – 1.5% 111 – 2.0% | 中心 000（關(guān)） 001 ± 0.25% 010 ± 0.5% 011 ± 0.75% 100 ± 1.0% 101 ± 1.25% 110 ± 1.5% 111 ± 2.0% | |||
| 1:0 | SSC1_5 [2:1] | 000b | |||||
| 11h | 7 | SSC1_5 [0] | |||||
| 6:4 | SSC1_4 [2:0] | 000b | |||||
| 3:1 | SSC1_3 [2:0] | 000b | |||||
| 0 | SSC1_2 [2] | 000b | |||||
| 12h | 7:6 | SSC1_2 [1:0] | |||||
| 5:3 | SSC1_1 [2:0] | 000b | |||||
| 2:0 | SSC1_0 [2:0] | 000b | |||||
| 13h | 7 | FS1_7 | 0b | FS1_x：PLL1 頻率選擇(4) | |||
| 6 | FS1_6 | 0b | 0 – fVCO1_0（由 PLL1_0 - 倍頻器/分頻器值預定義） 1 – fVCO1_1（由 PLL1_1 倍頻器/分頻器值預定義） | ||||
| 5 | FS1_5 | 0b | |||||
| 4 | FS1_4 | 0b | |||||
| 3 | FS1_3 | 0b | |||||
| 2 | FS1_2 | 0b | |||||
| 1 | FS1_1 | 0b | |||||
| 0 | FS1_0 | 0b | |||||
| 14h | 7 | MUX1 | 1b | PLL1 多路復用器： | 0 – PLL1 1 – PLL1 旁路（PLL1 處于斷電狀態(tài)） | ||
| 6 | M2 | 1b | 輸出 Y2 多路復用器： | 0 – Pdiv1 1 – Pdiv2 | |||
| 5:4 | M3 | 10b | 輸出 Y3 多路復用器： | 00 – Pdiv1 分頻器 01 – Pdiv2 分頻器 10 – Pdiv3 分頻器 11 – 保留 | |||
| 3:2 | Y2Y3_ST1 | 11b | Y2、Y3-state0/1 定義： | 00 – Y2/Y3 禁用且輸出處于高阻抗狀態(tài)（PLL1 斷電） 01 – Y2/Y3 禁用且輸出處于高阻抗狀態(tài)（PLL1 打開） 10 – Y2/Y3 禁用并輸出低電平（PLL1 打開） 11 – Y2/Y3 啟用（正常運行、PLL1 打開） | |||
| 1:0 | Y2Y3_ST0 | 01b | |||||
| 15h | 7 | Y2Y3_7 | 0b | Y2Y3_x 輸出狀態(tài)選擇(4) | |||
| 6 | Y2Y3_6 | 0b | 0 – state0（由 Y2Y3_ST0 預定義） 1 – state1（由 Y2Y3_ST1 預定義） | ||||
| 5 | Y2Y3_5 | 0b | |||||
| 4 | Y2Y3_4 | 0b | |||||
| 3 | Y2Y3_3 | 0b | |||||
| 2 | Y2Y3_2 | 0b | |||||
| 1 | Y2Y3_1 | 1b | |||||
| 0 | Y2Y3_0 | 0b | |||||
| 16h | 7 | SSC1DC | 0b | PLL1 SSC 向下/中心選擇 | 0 – 向下 1 – 中心 | ||
| 6:0 | Pdiv2 | 01h | 7 位 Y2 輸出分頻器 Pdiv2： | 0 – 復位和待機 1 至 127 – 分頻器值 | |||
| 17h | 7 | — | 0b | 保留 - 請勿寫入 0 以外的數(shù)字 | |||
| 6:0 | Pdiv3 | 01h | 7 位 Y3 輸出分頻器 Pdiv3： | 0 – 復位和待機 1 至 127 – 分頻器值 | |||
| 18h | 7:0 | PLL1_0N [11:4 | 004h | PLL1_0(5)：頻率 fVCO1_0 的 30 位倍頻器/分頻器值 （更多信息請參閱 PLL 頻率規(guī)劃）。 | |||
| 19h | 7:4 | PLL1_0N [3:0] | |||||
| 3:0 | PLL1_0R [8:5] | 000h | |||||
| 1Ah | 7:3 | PLL1_0R[4:0] | |||||
| 2:0 | PLL1_0Q [5:3] | 10h | |||||
| 1Bh | 7:5 | PLL1_0Q [2:0] | |||||
| 4:2 | PLL1_0P [2:0] | 010b | |||||
| 1:0 | VCO1_0_RANGE | 00b | fVCO1_0 范圍選擇： | 00 – fVCO1_0 < 125MHz 01 – 125MHz ≤ fVCO1_0 < 150MHz 10 – 150MHz ≤ fVCO1_0 < 175MHz 11 – fVCO1_0 ≥ 175MHz | |||
| 1Ch | 7:0 | PLL1_1N [11:4] | 004h | PLL1_1(5)：頻率 fVCO1_1 的 30 位倍頻器/分頻器值 （更多信息請參閱 PLL 頻率規(guī)劃） | |||
| 1Dh | 7:4 | PLL1_1N [3:0] | |||||
| 3:0 | PLL1_1R [8:5] | 000h | |||||
| 1Eh | 7:3 | PLL1_1R[4:0] | |||||
| 2:0 | PLL1_1Q [5:3] | 10h | |||||
| 1Fh | 7:5 | PLL1_1Q [2:0] | |||||
| 4:2 | PLL1_1P [2:0] | 010b | |||||
| 1:0 | VCO1_1_RANGE | 00b | fVCO1_1 范圍選擇： | 00 – fVCO1_1 < 125MHz 01 – 125MHz ≤ fVCO1_1 < 150MHz 10 – 150MHz ≤ fVCO1_1 < 175MHz 11 – fVCO1_1 ≥ 175MHz | |||
(1) 寫入 30h 以上的數(shù)據(jù)會對器件功能產(chǎn)生不利影響。
(2) 所有數(shù)據(jù)傳輸均遵循 MSB 優(yōu)先原則。
(3) 除非使用自定義設(shè)置
(4) 用戶最多可以預定義八種不同的控制設(shè)置。在器件正常運期間，這些設(shè)置可通過外部控制引腳 S0、S1 和 S2 進行選擇。
(5) PLL 設(shè)置限制：16 ≤ q ≤ 63、0 ≤ p ≤ 7、0 ≤ r ≤ 511、0 < N < 4096
表 8-5 PLL2 配置寄存器
| 偏移(1) | 位(2) | 首字母縮寫詞 | 默認值(3) | 說明 | |||
|---|---|---|---|---|---|---|---|
| 20h | 7:5 | SSC2_7 [2:0] | 000b | SSC2：PLL2 SSC 選擇（調(diào)制量）(4) | |||
| 4:2 | SSC2_6 [2:0] | 000b | 向下 000（關(guān)） 001 – 0.25% 010 – 0.5% 011 – 0.75% 100 – 1.0% 101 – 1.25% 110 – 1.5% 111 – 2.0% | 中心 000（關(guān)） 001 ± 0.25% 010 ± 0.5% 011 ± 0.75% 100 ± 1.0% 101 ± 1.25% 110 ± 1.5% 111 ± 2.0% | |||
| 1:0 | SSC2_5 [2:1] | 000b | |||||
| 21h | 7 | SSC2_5 [0] | |||||
| 6:4 | SSC2_4 [2:0] | 000b | |||||
| 3:1 | SSC2_3 [2:0] | 000b | |||||
| 0 | SSC2_2 [2] | 000b | |||||
| 22h | 7:6 | SSC2_2 [1:0] | |||||
| 5:3 | SSC2_1 [2:0] | 000b | |||||
| 2:0 | SSC2_0 [2:0] | 000b | |||||
| 23h | 7 | FS2_7 | 0b | FS2_x：PLL2 頻率選擇(4) | |||
| 6 | FS2_6 | 0b | 0 – fVCO2_0（由 PLL2_0 - 倍頻器/分頻器值預定義） 1 – fVCO2_1（由 PLL2_1 倍頻器/分頻器值預定義） | ||||
| 5 | FS2_5 | 0b | |||||
| 4 | FS2_4 | 0b | |||||
| 3 | FS2_3 | 0b | |||||
| 2 | FS2_2 | 0b | |||||
| 1 | FS2_1 | 0b | |||||
| 0 | FS2_0 | 0b | |||||
| 24h | 7 | MUX2 | 1b | PLL2 多路復用器： | 0 – PLL2 1 – PLL2 旁路（PLL2 處于斷電狀態(tài)） | ||
| 6 | M4 | 1b | 輸出 Y4 多路復用器： | 0 – Pdiv2 1 – Pdiv4 | |||
| 5:4 | M5 | 10b | 輸出 Y5 多路復用器： | 00 – Pdiv2 分頻器 01 – Pdiv4 分頻器 10 – Pdiv5 分頻器 11 – 保留 | |||
| 3:2 | Y4Y5_ST1 | 11b | Y4、Y5-State0/1 定義： | 00 – Y4/Y5 禁用且輸出處于高阻抗狀態(tài)（PLL2 斷電） 01 – Y4/Y5 禁用且輸出處于高阻抗狀態(tài)（PLL2 打開） 10–Y4/Y5 禁用并輸出低電平（PLL2 打開） 11 – Y4/Y5 啟用（正常運行、PLL2 打開） | |||
| 1:0 | Y4Y5_ST0 | 01b | |||||
| 25h | 7 | Y4Y5_7 | 0b | Y4Y5_x 輸出狀態(tài)選擇(4) | |||
| 6 | Y4Y5_6 | 0b | 0 – state0（由 Y4Y5_ST0 預定義） 1 – state1（由 Y4Y5_ST1 預定義） | ||||
| 5 | Y4Y5_5 | 0b | |||||
| 4 | Y4Y5_4 | 0b | |||||
| 3 | Y4Y5_3 | 0b | |||||
| 2 | Y4Y5_2 | 0b | |||||
| 1 | Y4Y5_1 | 1b | |||||
| 0 | Y4Y5_0 | 0b | |||||
| 26h | 7 | SSC2DC | 0b | PLL2 SSC 向下/中心選擇 | 0 – 向下 1 – 中心 | ||
| 6:0 | Pdiv4 | 01h | 7 位 Y4 輸出分頻器 Pdiv4： | 0 – 復位和待機 1 至 127 – 分頻器值 | |||
| 27h | 7 | — | 0b | 保留 - 請勿寫入 0 以外的數(shù)字 | |||
| 6:0 | Pdiv5 | 01h | 7 位 Y5 輸出分頻器 Pdiv5： | 0 – 復位和待機 1 至 127 – 分頻器值 | |||
| 28h | 7:0 | PLL2_0N [11:4 | 004h | PLL2_0(5)：頻率 fVCO2_0 的 30 位倍頻器/分頻器值 （更多信息請參閱 PLL 頻率規(guī)劃）。 | |||
| 29h | 7:4 | PLL2_0N [3:0] | |||||
| 3:0 | PLL2_0R [8:5] | 000h | |||||
| 2Ah | 7:3 | PLL2_0R[4:0] | |||||
| 2:0 | PLL2_0Q [5:3] | 10h | |||||
| 2Bh | 7:5 | PLL2_0Q [2:0] | |||||
| 4:2 | PLL2_0P [2:0] | 010b | |||||
| 1:0 | VCO2_0_RANGE | 00b | fVCO2_0 范圍選擇： | 00 – fVCO2_0 < 125MHz 01 – 125MHz ≤ fVCO2_0 < 150MHz 10 – 150MHz ≤ fVCO2_0 < 175MHz 11 – fVCO2_0 ≥ 175MHz | |||
| 2Ch | 7:0 | PLL2_1N [11:4] | 004h | PLL2_1(5)：頻率 fVCO2_1 的 30 位倍頻器/分頻器值 （更多信息請參閱 PLL 頻率規(guī)劃）。 | |||
| 2Dh | 7:4 | PLL2_1N [3:0] | |||||
| 3:0 | PLL2_1R [8:5] | 000h | |||||
| 2Eh | 7:3 | PLL2_1R[4:0] | |||||
| 2:0 | PLL2_1Q [5:3] | 10h | |||||
| 2Fh | 7:5 | PLL2_1Q [2:0] | |||||
| 4:2 | PLL2_1P [2:0] | 010b | |||||
| 1:0 | VCO2_1_RANGE | 00b | fVCO2_1 范圍選擇： | 00 – fVCO2_1 < 125MHz 01 – 125MHz ≤ fVCO2_1 < 150MHz 10 – 150MHz ≤ fVCO2_1 < 175MHz 11 – fVCO2_1 ≥ 175MHz | |||
(1) 寫入 30h 以上的數(shù)據(jù)會對器件功能產(chǎn)生不利影響。
(2) 所有數(shù)據(jù)傳輸均遵循 MSB 優(yōu)先原則。
(3) 除非使用自定義設(shè)置
(4) 用戶最多可以預定義八種不同的控制設(shè)置。在器件正常運期間，這些設(shè)置可通過外部控制引腳 S0、S1 和 S2 進行選擇。
(5) PLL 設(shè)置限制：16 ≤ q ≤ 63、0 ≤ p ≤ 7、0 ≤ r ≤ 511、0 < N < 4096