ZHCSSF9 june 2023 CDCE6214Q1TM
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 修訂歷史記錄
- 5 說(shuō)明（續(xù)）
- 6 器件比較
- 7 引腳配置和功能
-
8 規(guī)格
- 8.1 絕對(duì)最大額定值
- 8.2 ESD 等級(jí)
- 8.3 建議運(yùn)行條件
- 8.4 熱性能信息
- 8.5 EEPROM 特性
- 8.6 基準(zhǔn)輸入，單端特性
- 8.7 基準(zhǔn)輸入，差分特性
- 8.8 基準(zhǔn)輸入，晶體模式特性
- 8.9 通用輸入特性
- 8.10 三電平輸入特性
- 8.11 邏輯輸出特性
- 8.12 鎖相環(huán)特性
- 8.13 閉環(huán)輸出抖動(dòng)特性
- 8.14 輸入和輸出隔離
- 8.15 緩沖模式特性
- 8.16 PCIe 展頻發(fā)生器
- 8.17 LVCMOS 輸出特性
- 8.18 LP-HCSL 輸出特性
- 8.19 LVDS 輸出特性
- 8.20 輸出同步特性
- 8.21 上電復(fù)位特性
- 8.22 與 I2C 兼容的串行接口特性
- 8.23 時(shí)序要求，與 I2C 兼容的串行接口
- 8.24 電源特性
- 8.25 典型特性
- 9 參數(shù)測(cè)量信息
- 10詳細(xì)說(shuō)明
- 11應(yīng)用和實(shí)施
- 12器件和文檔支持
- 13機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
訂購(gòu)信息
10.3.1.1 零延遲模式，內(nèi)部和外部路徑
CDCE6214Q1TM 可以在零延遲模式下運(yùn)行，并具有內(nèi)部和外部反饋。在零延遲模式下，PRIREF 時(shí)鐘用作 PFD 的基準(zhǔn)時(shí)鐘。SECREF 輸入時(shí)鐘可用于將外部源作為反饋時(shí)鐘饋送給 PFD。建議使用外部反饋路徑進(jìn)行零延遲運(yùn)行。此外，還有一條源自輸出通道 2 的附加內(nèi)部反饋路徑。預(yù)計(jì)內(nèi)部零延遲模式下的輸入-輸出傳播延遲將高于外部零延遲模式下的輸入-輸出傳播延遲。
表 10-2 零延遲運(yùn)行
| 運(yùn)行(1)(2) | REFSEL | R2[1:0] - REFSEL_SW | R24[1:0] - IP_SECREF_BUF_SEL(3) | R24[15] - IP_PRIREF_BUF_SEL(3) | R0[8] - ZDM_EN | R0[10] - ZDM_CLOCKSEL | 說(shuō)明 |
|---|---|---|---|---|---|---|---|
| 正常運(yùn)行，XTAL 輸入 | L | 0h、1h 或 2h | 0h | X | 0h | 0h | 正常運(yùn)行，XTAL 輸入 |
| 正常運(yùn)行，差分輸入 | L | 0h、1h 或 2h | 2h 或 3h | X | 0h | 0h | SECREF/差分輸入 |
| 正常運(yùn)行，差分輸入 | H | 0h、1h 或 3h | X | 1h | 0h | 0h | PRIREF/差分輸入 |
| 正常運(yùn)行，LVCMOS 輸入 | L | 0h、1h 或 2h | 1h | X | 0h | 0h | SECREF/LVCMOS 輸入 |
| 正常運(yùn)行，LVCMOS 輸入 | H | 0h、1h 或 3h | X | 0h | 0h | 0h | PRIREF/LVCMOS 輸入 |
| 外部零延遲模式，差分輸入 | H | 0h、1h 或 3h | 2h 或 3h | 1h | 1h | 1h | PRIREF 上的輸入時(shí)鐘，SECREF 上的反饋時(shí)鐘 |
| 外部零延遲模式，LVCMOS 輸入 | H | 0h、1h 或 3h | 1h | 0h | 1h | 1h | PRIREF 上的輸入時(shí)鐘，SECREF 上的反饋時(shí)鐘 |
| 內(nèi)部零延遲模式，差分輸入 | H | 0h、1h 或 3h | X | 1h | 1h | 0h | PRIREF 上的輸入時(shí)鐘 |
| 內(nèi)部零延遲模式，差分輸入 | H | 0h、1h 或 3h | X | 0h | 1h | 0h | PRIREF 中的輸入時(shí)鐘 |
(1) 在零延遲模式下，應(yīng)該對(duì)所有分頻器進(jìn)行編程，以便 PLL 可以鎖定。在零延遲模式下加電時(shí)，PLL 將自動(dòng)鎖定
(2) 對(duì)于內(nèi)部零延遲模式，需要使用通道 2。通道 2 不應(yīng)斷電
(3) “X”允許采用任何可能的位字段值。對(duì)功能沒(méi)有影響
圖 10-2 LVCMOS 輸出的外部零延遲模式下的輸入/輸出對(duì)齊