ZHCSXP7A January 2003 – December 2024 CD54AC109 , CD74AC109
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
預設 (PRE) 或清零 (CLR) 輸入端的低電平會設置或復位輸出，不受其他輸入端的電平的影響。當 PRE 和 CLR 處于非有效狀態(tài)（高電平）時，滿足設置時間要求的 J 和 K 輸入端數據將在時鐘 (CLK) 脈沖的正向邊沿傳輸到輸出端。時鐘觸發(fā)出現在一個特定電壓電平上，并且不與時鐘脈沖的上升時間直接相關。經過保持時間間隔后，可以更改 J 和 K 輸入端的數據而不影響輸出端的電平。這些多功能觸發(fā)器通過將 K 接地并將 J 連接到高電平來作為切換觸發(fā)器運行。如果將 J 和 K 連接到一起，也能作為 D 型觸發(fā)器運行。