ZHCSDN9E March 2015 – December 2024 ATL431 , ATL432
PRODUCTION DATA
為了使 ATL43x 能夠正常地用作比較器，邏輯輸出必須可供邏輯接收器件讀取。這是通過(guò)了解輸入高低電平閾值電壓電平（通常表示為 VIH 和 VIL）來(lái)實(shí)現(xiàn)的。
如圖 8-3 中所示，ATL43x 在開(kāi)環(huán)/比較器模式下的輸出低電平電壓大約為 2V，這已經(jīng)足夠支持部分 ≥ 5V 的供應(yīng)邏輯。但卻無(wú)法支持 3.3V 和 1.8V 的供應(yīng)邏輯。為了適應(yīng)這種情況，可以在輸出端連接一個(gè)電阻分壓器，以將輸出電壓衰減到方便低電壓邏輯接收器件讀取的電壓。
由于 ATL43x 采用開(kāi)路集電極結(jié)構(gòu)，ATL43x 的輸出高電壓約為電源電壓 Vsup。如果 Vsup 遠(yuǎn)高于接收邏輯的最大輸入電壓容差，則必須對(duì)輸出進(jìn)行衰減，以確保輸出邏輯的穩(wěn)定性。
當(dāng)在輸出端上使用電阻分壓器時(shí)，務(wù)必要使電阻分壓器（圖 8-2 中的 R1 和 R2）之和遠(yuǎn)高于 Rsup，以免影響 ATL43x 在關(guān)閉時(shí)將電壓拉近至 Vsup 的能力。