ZHCSTO0 October 2025 AMC0306M05
PRODMIX
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
如果缺少高側(cè)電源 (AVDD),則器件在輸出端提供恒定的邏輯 0 位流,DOUT 始終為低電平。圖 7-7 展示了此過程的時序圖。每 128 個時鐘脈沖不會生成 1,從而將此條件與有效的負(fù)滿標(biāo)量程輸入?yún)^(qū)分開來。該特性有助于識別電路板上的高側(cè)電源問題。有關(guān)診斷數(shù)字位流的代碼示例,請參閱使用 C2000? 可配置邏輯塊 (CLB) 診斷 ΔΣ 調(diào)制器位流 應(yīng)用手冊。