ZHCSSL8 july 2023 AFE7954
PRODUCTION DATA
| 參數(shù) | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| CML 串行器/解串器輸入 [8:1]SRX+/- | ||||||
| VSRDIFF | 串行器/解串器接收器輸入振幅 | 差分 | 100 | 1200 | mVpp | |
| VSRCOM | 串行器/解串器輸入共模 | 0.4 | 0.5 | 0.6 | V | |
| ZSRdiff | 串行器/解串器內(nèi)部差分終端(1) | 100 | Ω | |||
| FSerDes | 串行器/解串器比特率 | 全速率模式 | 19 | 29.5 | Gbps | |
| 半速率模式 | 9.5 | 16.25 | Gbps | |||
| 四分之一速率模式 | 4.75 | 8.125 | Gbps | |||
| 插入損耗容差(2) | 串行器/解串器電源 = 1.8V | 25 | dB | |||
| TJ | 總抖動容差 | 0.42 | UI | |||
| CMOS I/O：GPIO{B/C/D/E}x、SPICLK、SPISDIO、SPISDO、SPISEN、RESETZ、BISTB0、BISTB1 | ||||||
| VIH | 高電平輸入電壓 | 0.6×VDD1P8GPIO | V | |||
| VIL | 低電平輸入電壓 | 0.4×VDD1P8GPIO | V | |||
| IIH | 高電平輸入電流 | -250 | 250 | μA | ||
| IIL | 低電平輸入電流 | -250 | 250 | μA | ||
| CL | CMOS 輸入電容 | 2 | pF | |||
| VOH | 高電平輸出電壓 | VDD1P8GPIO–0.2 | V | |||
| VOL | 低電平輸出電壓 | 0.2 | V | |||
| 差分輸入：SYSREF+/- 模式 A | ||||||
| 時鐘模式 | 僅 PLL 時鐘模式 | |||||
| FSYSREFMAX | SYSREF 輸入頻率最大值 | 40 | MHz | |||
| VSWINGSRMAX | SYSREF 輸入擺幅最大值 | 1.8 | Vppdiff(3) | |||
| VSWINGSRMIN | SYSREF 輸入擺幅最小值 | fREF < 500MHz | 0.3 | Vppdiff(3) | ||
| VSWINGSRMIN | SYSREF 輸入擺幅最小值 | fREF > 500MHz | 0.6 | Vppdiff(3) | ||
| VCOMSRMAX | SYSREF 輸入共模電壓最大值 | 0.8 | V | |||
| VCOMSRMIN | SYSREF 輸入共模電壓最小值 | 0.6 | V | |||
| ZT | 輸入端接 | 差分 | 100 (1) | Ω | ||
| CL | 輸入電容 | 每個引腳端接至 GND | 0.5 | pF | ||
| LVDS 輸入：0SYNCIN+/- 和 1SYNCIN+/- | ||||||
| VICOM | 輸入共模電壓 | 1.2 | V | |||
| VID | 差分輸入電壓擺幅 | 450 | Vppdiff(3) | |||
| ZT | 輸入端接 | 差分 | 100 | Ω | ||
| LVDS 輸出：0SYNCOUT+/- 和 1SYNCOUT+/- | ||||||
| VOCOM | 輸出共模電壓 | 1.2 | V | |||
| VOD | 差分輸出電壓擺幅 | 500 | Vppdiff(3) | |||
| ZT | 內(nèi)部端接 | 100 | Ω | |||