5 說明 （續(xù)）

AFE58JD48 是一款針對高端醫(yī)療超聲應(yīng)用進行了優(yōu)化的集成模擬前端 (AFE)。該器件通過一個多芯片模塊 (MCM) 實現(xiàn)，該模塊帶有三個裸片：一個 16 通道壓控放大器 (VCA) 裸片和兩個 8 通道模數(shù)轉(zhuǎn)換器 (ADC) 裸片。

VCA 裸片中的每個通道均可配置為兩種模式之一：時間增益補償 (TGC) 模式和連續(xù)波 (CW) 模式。在 TGC 模式下，每個通道包含一個低噪聲放大器 (LNA)、一個電壓控制器衰減器 (VCAT)、一個可編程增益放大器 (PGA) 和一個三階低通濾波器 (LPF)。LNA 能夠以 21dB、18dB 或 15 dB 的增益進行編程。LNA 還支持有源終端。VCAT 支持 0dB 至 36dB 的衰減范圍，并對衰減進行模擬電壓控制。PGA 提供階躍為 3dB 的 18dB 至 27dB 增益選項。LPF 截至頻率可以在 10MHz 和 60MHz 之間進行設(shè)置，以支持具有不同頻率的超聲 應(yīng)用， 尤其是新興的高頻超聲成像 應(yīng)用中的數(shù)字輸入 D 類音頻放大器。在 CW 模式下，LNA 的輸出將進入具有 16 種可選相位延遲的低功耗無源混頻器，后跟具有帶通濾波器的加法放大器?？梢詫γ總€模擬輸入信號施加不同的相位延遲，從而執(zhí)行片上波束形成操作。CW 混頻器中的諧波濾波器可以抑制三階和五階諧波，從而增強 CW 多普勒測量的靈敏度。

ADC 裸片可配置為以 16 位或 14 位的分辨率運行。該 ADC 主要支持速率高達 12.8Gbps 的 JESD204B 接口，并可降低高通道數(shù)系統(tǒng)中電路板布線的難度。ADC 的輸出接口也可以設(shè)置為低電壓差分信號 (LVDS)，可輕松與低成本現(xiàn)場可編程門陣列 (FPGA) 相連接。該 ADC 能夠以 125MSPS 16 位的最高速率運行，并通過 JESD204B 接口發(fā)送數(shù)字化數(shù)據(jù)。當(dāng)使用 LVDS 接口時，ADC 采樣率和分辨率受 1.28Gbps 的 LVDS 輸出速率或 16 位分辨率下的 80MSPS 的轉(zhuǎn)換速率限制。在這種情況下，可以將 14 位分辨率的 ADC 配置為以更高的速率采樣，但仍保持相同的輸出數(shù)據(jù)速率。根據(jù)設(shè)計，ADC 的功耗可根據(jù)采樣率進行調(diào)整。

此外，AFE58JD48 還包含數(shù)字解調(diào)器模塊。具有可編程抽取濾波器的數(shù)字同相和正交 (I/Q) 解調(diào)器加快了低功耗下計算密集型算法的執(zhí)行速度。

該器件還支持各種功率和噪聲組合選項，從而優(yōu)化系統(tǒng)性能。因此，對于采用墻壁電源插座或電池供電的高端系統(tǒng)而言，該器件是非常適合的超聲波 AFE 解決方案。

該器件采用 15mm × 15mm NFBGA-289 封裝，并且?guī)缀蹩膳c AFE58JD28 和 AFE58JD18 器件引腳兼容。