ZHCSDA2B February 2015 – April 2015 SN65LVDS93A-Q1
PRODUCTION DATA.
1 特性
- 具有符合 AEC-Q100 標準的以下結果：
- 低壓差分信號 (LVDS) 顯示系列接口，可直接連接具有集成 LVDS 的 LCD 顯示面板
- 封裝：14mm x 6.1mm 薄型小外形尺寸 (TSSOP)
- 1.8V 至 3.3V 耐壓數(shù)據輸入，可直接連接低功耗、低壓應用和圖形處理器
- 傳輸速率高達 135Mpps（每秒百萬像素）；像素時鐘頻率范圍為 10MHz 至 135MHz
- 適合 HVGA 到高清 (HD) 范圍內的顯示分辨率，并且電磁干擾 (EMI) 較低
- 通過 3.3V 單電源供電運行，75MHz 頻率下的功耗為 170mW（典型值）
- 28 個數(shù)據通道 + 時鐘輸入低壓晶體管-晶體管邏輯 (TTL)，4 個數(shù)據通道 + 時鐘輸出低壓差分
- 禁用時的功耗不到 1mW
- 可選擇上升或下降時鐘沿觸發(fā)輸入
- 支持擴頻時鐘 (SSC)
- 兼容所有 OMAP™ 2x、OMAP™ 3x 和 DaVinci™ 應用處理器
2 應用
- LCD 顯示面板驅動器
- 超便攜移動個人電腦 (UMPC) 和上網本
- 數(shù)碼相框
3 說明
SN65LVDS93A-Q1 Flatlink™ 發(fā)送器在單個集成電路上包含了四個 7 位并聯(lián)負載串行輸出移位寄存器、一個 7X 時鐘合成器以及五個低壓差分信號 (LVDS) 線路驅動器。 憑借這些功能，該器件可通過 5 條平衡雙股線同步發(fā)送 28 位單端低電壓晶體管-晶體管邏輯 (LVTTL) 數(shù)據，這些數(shù)據將由 SN75LVDS94 和具有集成 LVDS 接收器的 LCD 面板等兼容接收器來接收。
發(fā)送數(shù)據時，數(shù)據位 D0 至 D27 會在輸入時鐘信號 (CLKIN) 邊沿逐個載入寄存器。 可通過時鐘選擇 (CLKSEL) 引腳來選擇時鐘的上升沿或下降沿。 CLKIN 的頻率會進行 7 倍倍頻，然后用于以串行方式分 7 位時間片上傳數(shù)據寄存器。 接著會將 4 個串行數(shù)據流和鎖相時鐘 (CLKOUT) 輸出至 LVDS 輸出驅動器。 CLKOUT 的頻率與輸入時鐘 (CLKIN) 相同。
SN65LVDS93A-Q1 無需外部元件或者很少，而且也無需控制。 發(fā)送器輸入端的數(shù)據總線與接收器輸出端的相同，數(shù)據傳輸對于用戶而言是透明的。 用戶唯一能夠干預的是選擇時鐘上升沿（向 CLKSEL 輸入高電平）或下降沿（向 CLKSEL 輸入低電平），以及能夠使用關斷/清零 (SHTDN) 引腳。 SHTDN 是一個低電平有效輸入，可禁用時鐘并關斷 LVDS 輸出驅動器，從而降低功耗。 該信號為低電平時，可將所有內部寄存器置為低電平。
SN65LVDS93A-Q1 額定工作環(huán)境溫度范圍為 -40°C 至 85°C。
器件信息(1)
| 器件型號 | 封裝 | 封裝尺寸（標稱值） |
|---|---|---|
| SN65LVDS93A-Q1 | TSSOP (56) | 14.00mm x 6.10mm |
- 要了解所有可用封裝，請見數(shù)據表末尾的可訂購產品附錄。
簡化電路原理圖
4 修訂歷史記錄
Changes from A Revision (February 2015) to B Revision
- Changed "Toggle LVDS83B" To "Toggle SN65LVDS93A-Q1" in item 4 in the Power Up Sequence sectionGo
- Changed "this allows the LVDS83B" To "this allows the SN65LVDS93A-Q1" in item 5 in the Power Up Sequence sectionGo
Changes from * Revision (February 2015) to A Revision