ZHCUAD3A January 2021 – October 2025
4.1 設(shè)置 ADC3683EVM
- 確保根據(jù)“軟件設(shè)置”部門(mén)設(shè)置軟件。
- 確保根據(jù)“硬件設(shè)置部門(mén)設(shè)置硬件
- 要提供 CLK 信號(hào)，請(qǐng)執(zhí)行以下操作：
- 使用 SMA 電纜和嵌入式 65MHz 帶通濾波器，將信號(hào)發(fā)生器連接到 ADC3683EVM 上的 CLKn SMA 連接器 (J5)。
- 將信號(hào)發(fā)生器的輸出信號(hào)頻率設(shè)置為 65MHz，并將信號(hào)振幅設(shè)置為 +10dBm。
- 默認(rèn)情況下，該 EVM 配置為采用單端輸入，因此模擬輸入應(yīng)施加于適用于通道 A 的連接器 CHAp (J7) 和適用于通道 B 的 CHBp (J9)。要提供模擬輸入，請(qǐng)執(zhí)行以下操作：
- 使用 SMA 電纜和嵌入式 5MHz 帶通濾波器，將信號(hào)發(fā)生器連接到模擬輸入通道 A。
- 將信號(hào)發(fā)生器的輸出信號(hào)頻率設(shè)置為 5.135MHz（質(zhì)數(shù)）和 0dBm。
- 要提供 DCLK 信號(hào)，請(qǐng)執(zhí)行以下操作：
- 使用 SMA 電纜，將信號(hào)發(fā)生器連接到 DCLKIN SMA 連接器 (J6)。
- 將信號(hào)發(fā)生器的輸出頻率設(shè)置為 292.5MHz（18 位，2 線，DDC 旁路），并將信號(hào)振幅設(shè)置為 +2dBm。
- 確保使用信號(hào)發(fā)生器背面的 10MHz REF，對(duì)用于時(shí)鐘、模擬輸入和 DCLK 的所有信號(hào)發(fā)生器進(jìn)行基準(zhǔn)鎖定。有關(guān)這方面的示例，請(qǐng)參閱下圖。
圖 4-1 基本測(cè)試測(cè)量設(shè)置 - 您的設(shè)置現(xiàn)在與以下圖示類似：
圖 4-2 ADC3683EVM 硬件設(shè)置 - 打開(kāi) HSDC Pro。在打開(kāi) ADC36xxEVM GUI 之前，務(wù)必確保 HSDC Pro 打開(kāi)。
- 當(dāng)系統(tǒng)提示連接到板時(shí)，點(diǎn)擊“Cancel”。該 GUI 會(huì)處理所有其他 HSDC Pro 采集和配置相關(guān)操作。
圖 4-3 HSDC Pro - 打開(kāi) ADC36xxEVM GUI。等待幾秒鐘，以便 GUI 連接到 TSWDC155EVM FPGA 采集板。TSWDC155EVM 將上電，多個(gè) LED 將亮起，如下所示。
圖 4-4 TSWDC155EVM 已上電 - 當(dāng) GUI 窗口打開(kāi)后，您可以將 GUI 配置為所需模式。默認(rèn)情況下，GUI 配置為 2 線旁路模式。這兩個(gè)默認(rèn)值可以保持不變。您需要將型號(hào)設(shè)置為 ADC3683，將分辨率設(shè)置為 18 位，并將時(shí)鐘采樣頻率設(shè)置為 65MHz。
圖 4-5 ADC36xx LVDS GUI 默認(rèn)界面（基于 ADC3683 配置） - 選擇 ADC 模式后，點(diǎn)擊“Calculate"按鈕計(jì)算必要的 DCLK。在該模式下，DCLK 應(yīng)為 292.5MHz。確保在硬件設(shè)置中將該信號(hào)提供給 DCLK 輸入。
圖 4-6 計(jì)算 ADC3683 的 DCLK 頻率 - 點(diǎn)擊“Program”按鈕。等待幾秒鐘時(shí)間，對(duì) ADC 進(jìn)行編程，對(duì) FPGA 進(jìn)行編程，并配置 FPGA 固件。
圖 4-7 對(duì) ADC3683EVM 進(jìn)行編程 - 編程完成后，點(diǎn)擊“Capture”按鈕采集 FFT 數(shù)據(jù)。
圖 4-8 采集 FFT - 幾秒鐘后，采集的數(shù)據(jù)將顯示在 HSDC Pro 窗口中，您可以在其中查看器件的性能。有關(guān) HSDC Pro 的更多功能和特性，請(qǐng)參閱 HSDC Pro 用戶指南。
圖 4-9 HSDC Pro 中的 ADC3683EVM FFT 數(shù)據(jù)采集 - 如果運(yùn)行采集功能時(shí)出現(xiàn)錯(cuò)誤，請(qǐng)重新啟動(dòng) GUI 并再次按照步驟 5-8 進(jìn)行操作。