ZHCACP5A september 2021 – may 2023 AFE7900 , AFE7901 , AFE7903 , AFE7920 , AFE7950 , AFE7951 , AFE7953 , AFE7955
2.1.4.2 ADC 至 DAC 低延遲環(huán)回
在此模式下，該器件在沒有 DDC 和 JESD 接口的情況下進行了環(huán)回測試，實現(xiàn)了高模擬信號帶寬（約 1GHz）。幅度響應(yīng)不會反映通帶中的任何衰減，該衰減更多是取決于外部匹配網(wǎng)絡(luò)環(huán)路響應(yīng)。群延遲測量值約為 49.48ns，展示了延遲最低的反饋信號鏈。
圖 2-14 幅度響應(yīng) ADC 至 DAC 低延遲環(huán)回
圖 2-15 群延遲 ADC 至 DAC 低延遲環(huán)回有一個名為 lowLatencyModeProgDelay(afeInst, chNo, progDelay) 函數(shù)可用于改變此模式下的延遲值。此處，對于 FBAB，chNo 設(shè)置為 0，而對于 FBCD，則設(shè)置為 1。progDelay 的值可以在 0 到 23 之間變化，其中 0 對應(yīng)于最小延遲。隨著 progDelay 的值從 0 增加到 23，環(huán)路延遲會增加。