ZHCACI2E july 2018 – april 2023 TPS23880 , TPS23881 , TPS23882
TPS2388x 是一款 8 通道電源設(shè)備 (PSE) 控制器，旨在按照 IEEE 802.3bt 標(biāo)準(zhǔn)向以太網(wǎng)電纜提供電力?？删幊?SRAM 可通過 I2C 實(shí)現(xiàn)現(xiàn)場固件可升級(jí)性這可提供與支持 PoE 的新型器件的互操作性。
在向 TPS2388x 發(fā)送命令之前，上電后的第一件事是加載 SRAM 和奇偶校驗(yàn)代碼。表 1 提供了加載代碼的步驟。
如果系統(tǒng)中有多個(gè) TPS2388x 器件，請使用全局 I2C 寫入通過全局 I2C 地址 0x7F 將 SRAM 和奇偶校驗(yàn)代碼加載到多個(gè)器件。
從器件的初次加電（VPWR 和 VDD 高于 UVLO）后將 SRAM 和奇偶校驗(yàn)編程延遲至少 50ms，讓器件完成其內(nèi)部硬件初始化過程。
以下過程適用于 8 位（配置 A）或 16 位（配置 B）I2C 操作。必須在較低的 I2C 地址（通道 1-4）完成 SRAM 和奇偶校驗(yàn)編程控制。為上部 I2C 器件地址（通道 5-8）配置 SRAM 控制寄存器不會(huì)對 SRAM 或奇偶校驗(yàn)進(jìn)行編程。
從 TI mySecure 軟件 網(wǎng)頁訪問 TPS2388x 固件的最新版本。
| 命令 | 寄存器 | 數(shù)據(jù) | 說明 | 如果奇偶校驗(yàn)被禁用 | |
|---|---|---|---|---|---|
| 步驟 1 | 寫入 | 0x60 | 0x01 | 復(fù)位存儲(chǔ)器地址指針 | |
| 步驟 2 | 寫入 | 0x62 | 0x00 | 設(shè)置起始地址 LSB | |
| 步驟 3 | 寫入 | 0x63 | 0x80 | 設(shè)置起始地址 MSB | |
| 步驟 4 | 寫入 | 0x60 | 0xC4 | 復(fù)位 CPU 并啟用奇偶校驗(yàn)寫入 | 跳躍 |
| 步驟 5 | 寫入 | 0x1D |
0xBC | 正在準(zhǔn)備 RAM 下載 |
跳躍 |
| 步驟 6 | 寫入 | 0xD7 | 0x02 | ||
| 步驟 7 | 寫入 |
0x91 | 0x00 | ||
| 步驟 8 | 寫入 | 0x90 | 0x00 | ||
| 步驟 9 | 寫入 | 0xD7 | 0x00 | ||
| 步驟 10 | 寫入 | 0x1D | 0x00 | ||
| 步驟 11 | 寫入 | 0x61 | xx,xx,xx,... | 加載奇偶校驗(yàn)數(shù)據(jù) | 跳躍 |
| 寫入所有數(shù)據(jù)后： | |||||
| 步驟 12 | 寫入 | 0x60 | 0xC5 | 將 CPU 保持在復(fù)位和復(fù)位存儲(chǔ)器指針中 | 跳躍 |
| 步驟 13 | 寫入 | 0x62 | 0x00 | 復(fù)位起始地址的 LSB | 跳躍 |
| 步驟 14 | 寫入 | 0x63 | 0x80 | 復(fù)位起始地址的 MSB | 跳躍 |
| 步驟 15 | 寫入 | 0x60 | 0xC0 | 使 CPU 保持在復(fù)位狀態(tài)并啟用 SRAM I2C 寫入 | |
| 步驟 16 | 寫入 | 0x1D |
0xBC | 正在準(zhǔn)備 RAM 下載 | 如果已在第 5-10 步中運(yùn)行，則跳過 |
| 步驟 17 | 寫入 | 0xD7 |
0x02 | ||
| 步驟 18 | 寫入 | 0x91 |
0x00 | ||
| 步驟 19 | 寫入 | 0x90 |
0x00 | ||
| 步驟 20 | 寫入 | 0xD7 | 0x00 | ||
| 步驟 21 | 寫入 | 0x1D | 0x00 | ||
| 步驟 22 | 寫入 | 0x61 | xx,xx,xx,... | 加載 SRAM 數(shù)據(jù) | |
| 步驟 23 | 寫入 | 0x60 | 0x18 | 清除 CPU 復(fù)位并啟用 SRAM 和奇偶校驗(yàn) | 改為寫入“0x08” |
| 步驟 24 | 延遲約為 12ms | ||||
| 步驟 25 | 讀取 | 0x41 | 檢查固件版本 | ||
以下是器件處于安全模式時(shí)用于重新加載 SRAM 和奇偶校驗(yàn)代碼的指令。
| 命令 | 寄存器 | 數(shù)據(jù) | 說明 | 如果奇偶校驗(yàn)被禁用 | |
|---|---|---|---|---|---|
| 步驟 1 | 寫入 | 0x60 | 0x01 | 復(fù)位存儲(chǔ)器地址指針 | |
| 步驟 2 | 寫入 | 0x62 | 0x00 | 設(shè)置起始地址 LSB | |
| 步驟 3 | 寫入 | 0x63 | 0x80 | 設(shè)置起始地址 MSB | |
| 步驟 4 | 寫入 | 0x60 | 0x84 | 啟用奇偶校驗(yàn)寫入 | 跳躍 |
| 步驟 5 | 寫入 | 0x1D |
0xBC | 正在準(zhǔn)備 RAM 下載 | 跳躍 |
| 步驟 6 | 寫入 | 0xD7 | 0x02 | ||
| 步驟 7 | 寫入 | 0x91 | 0x00 | ||
| 步驟 8 | 寫入 | 0x90 | 0x00 | ||
| 步驟 9 | 寫入 | 0xD7 | 0x00 | ||
| 步驟 10 | 寫入 | 0x1D | 0x00 | ||
| 步驟 11 | 寫入 | 0x61 | xx,xx,xx,... | 加載奇偶校驗(yàn)數(shù)據(jù) | 跳躍 |
| 寫入所有數(shù)據(jù)后： | |||||
| 步驟 12 | 寫入 | 0x60 | 0x85 | 復(fù)位存儲(chǔ)器指針 | 跳躍 |
| 步驟 13 | 寫入 | 0x62 | 0x00 | 復(fù)位起始地址的 LSB | 跳躍 |
| 步驟 14 | 寫入 | 0x63 | 0x80 | 復(fù)位起始地址的 MSB | 跳躍 |
| 步驟 15 | 寫入 | 0x60 | 0x80 | 啟用 SRAM I2C 寫入 | |
| 步驟 16 | 寫入 | 0x1D | 0xBC | 正在準(zhǔn)備 RAM 下載 | 如果已在第 5-10 步中運(yùn)行，則跳過 |
| 步驟 17 | 寫入 | 0xD7 | 0x02 | ||
| 步驟 18 | 寫入 | 0x91 | 0x00 | ||
| 步驟 19 | 寫入 | 0x90 | 0x00 | ||
| 步驟 20 | 寫入 | 0xD7 | 0x00 | ||
| 步驟 21 | 寫入 | 0x1D | 0x00 | ||
| 步驟 22 | 寫入 | 0x61 | xx, xx, xx, ... | 加載 SRAM 數(shù)據(jù) | |
| 步驟 23 | 寫入 | 0x60 | 0x18 | 啟用 SRAM 和奇偶校驗(yàn) | 改為寫入“0x08” |
| 步驟 24 | 延遲約為 12ms | ||||
| 步驟 25 | 讀取 | 0x41 | 檢查固件版本 | ||
相關(guān)文檔