ZHCSQF7D May 2023 – June 2024 UCC21551
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
| 參數(shù) | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| tRISE | 輸出上升時(shí)間 | CL=1.8nF，VDDx=12V，20% 至 80% | 8 | ns | ||
| CL=1.8nF，VDDx=25V，20% 至 80% | 8 | |||||
| tFALL | 輸出下降時(shí)間 | CL=1.8nF，VDDx=12V，10% 至 90% | 8 | ns | ||
| CL=1.8nF，VDDx=25V，10% 至 90% | 8 | |||||
| tPDLH | 傳播延遲 - 低電平到高電平 | 輸入脈沖寬度 = 100ns，500kHz，在輸入 VIH 至輸出 10% 時(shí)進(jìn)行測量 | 26 | 33 | 45 | ns |
| tPDHL | 傳播延遲 – 高電平到低電平 | 輸入脈沖寬度 = 100ns，500kHz，在輸入 VIL 至輸出 90% 時(shí)進(jìn)行測量 | 26 | 33 | 45 | ns |
| tPD_EN_HL | EN 響應(yīng)延遲 - 高電平到低電平 | tEN/DIS_FIL = 20ns（典型值），VDD = VDD_ON + 0.2V 及以上， 輸入脈寬 = 100ns，500kHz |
27 | 48 | 80 | ns |
| tPD_EN_LH | EN 響應(yīng)延遲 - 低電平到高電平 | 27 | 48 | 80 | ns | |
| tPWmin | 傳遞到輸出的最小輸入脈寬 | VDD=VDD_ON+0.2V 及更高 | 4 | 12 | 30 | ns |
| tDM | 雙通道驅(qū)動(dòng)器的傳播延遲匹配 | 輸入脈寬 = 100ns，500kHz，TJ = -40°C 至 -10°C |tPDLHA – tPDLHB|，|tPDHLA – tPDHLB| |
0 | 6.5 | ns | |
| 輸入脈沖寬度 = 100ns，500kHz，TJ = -10°C 至 +150°C |tPDLHA – tPDLHB|、|tPDHLA – tPDHLB| |
0 | 5 | ns | |||
| tPWD | 脈寬失真度 | 輸入脈寬 = 100ns，500kHz |tPDLHA – tPDHLA|，|tPDLHB– tPDHLB| |
0 | 5 | ns | |
| |CMH| | 高電平共模瞬態(tài)抗擾度 | VCM = 1500V | 125 | V/ns | ||
| |CML| | 低電平共模瞬態(tài)抗擾度 | 125 | V/ns | |||