ZHCSS68C May 2023 – August 2024 UCC21550
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
UCC21550 的輸入引腳(INA、INB 和 DIS)基于兼容 TTL 和 CMOS 的輸入閾值邏輯,該邏輯與 VDD 電源電壓完全隔離。UCC21550 具有 2.0V 的典型高電平閾值 (VINAH) 和 1V 的典型低電平閾值,因此可以使用邏輯電平控制信號(hào)(例如來(lái)自 3.3V 微控制器的信號(hào))輕松地驅(qū)動(dòng)輸入引腳。由于具有 1 V 的寬遲滯 (VINA_HYS),器件具有出色的抗噪性能并且運(yùn)行穩(wěn)定。如果任何輸入保持開(kāi)路,內(nèi)部下拉電阻器會(huì)強(qiáng)制將對(duì)應(yīng)引腳置于低電平。此類電阻器通常為 90kΩ(請(qǐng)參閱節(jié) 7.2)。但是,如果不使用輸入,仍建議將其接地。
由于 UCC21550 的輸入側(cè)與輸出驅(qū)動(dòng)器相隔離,因此允許用戶為所選擇的柵極選擇有效的 VDD。施加于 INA 或 INB 的任何信號(hào)的振幅絕不 應(yīng)超過(guò) VCCI 的電壓。