ZHCSQV6A June 2023 – June 2024 TPS6521905
PRODUCTION DATA
輸入電容 - LDO3、LDO4
LDO3 和 LDO4 的輸入電源引腳需要一個輸入去耦電容器，以盡可能降低輸入紋波電壓。這兩個 LDO 共享同一個輸入電源引腳。建議使用至少 4.7μF 的輸入電容。根據(jù) LDO 的輸入電壓，可以使用 6.3V 或更高額定值的電容器。當(dāng) LDO 配置為 LDO 或“負(fù)載開關(guān)”時，相同的輸入電容要求適用。
輸出電容 - LDO3、LDO4
LDO 輸出需要一個輸出電容器，以在負(fù)載階躍或輸入電壓變化期間保持輸出電壓。建議對每個 LDO 輸出使用 2.2μF 本地電容，ESR 為 10mΩ 或更小。局部電容不得超過 4μF（降額后）。此要求不包括在負(fù)載處看到的任何電容，僅指在器件附近看到的電容。每個 LDO 可支持的總電容（本地 + 負(fù)載點）取決于 NVM 配置。表 7-3 顯示了允許的最大總輸出電容。請參閱具體可訂購器件型號的技術(shù)參考手冊 (TRM)，以根據(jù)寄存器設(shè)置和適用的最大總電容來確定 LDO 配置。
| 寄存器設(shè)置 | LDO 斜坡配置 | 最大總電容 （2.2μF 本地 + 負(fù)載點） |
|---|---|---|
| LDOx_SLOW_PU_RAMP | ||
| 0 | 快速斜坡 | 15uF |
| 1 | 慢速斜坡 | 30uF |