ZHCSXO3 December 2024 TPS4812-Q1
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
在 TMR 引腳和 GND 之間連接 100kΩ 電阻,可實(shí)現(xiàn)閉鎖配置。
鎖存器在 INP 的下降沿或 LPM 變?yōu)榈碗娖交?EN/UVLO 低于 V(ENF) 或下電上電 VS 低于 V(VS_PORF) 時(shí)復(fù)位。在低邊沿上,計(jì)時(shí)器計(jì)數(shù)器復(fù)位且 CTMR 放電。當(dāng) INP 上拉至高電平時(shí),GATE 上拉至 BST。